[发明专利]组合芯片的制备方法及组合芯片

说明书

本发明实施例提供一种组合芯片的制备方法及组合芯片，属于LED芯片领域。制备方法包括：对待组合外延片中的第一外延片进行处理以使第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在第二外延片键合后，对第二外延片进行处理以使第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至待组合外延片全部键合后，对最后一外延片的外延顶层进行处理以露出第一外延片的第一外延顶层、第二外延片的第二外延顶层和第三外延片的第三外延顶层；这样，将待组合的芯片键合在一个外延衬底上并将其作为一个整体进行芯片级制作，不论是尺寸多小的芯片，将其键合为一个整体后尺寸会比独立的一颗大，更易于后期的封装捡取固晶。

技术领域

本发明涉及LED芯片技术领域，具体地涉及一种组合芯片的制备方法及组合芯片。

背景技术

近年来LED芯片行业越发蒸蒸日上，随着应用端的需求，目前LED芯片越来越向小尺寸进行发展，但是小尺寸芯片最大的问题在于后续的转移封装，由于芯粒尺寸较小，组合芯片封装困难，而且难以捡取。

发明内容

本发明实施例的目的是提供一种组合芯片的制备方法及组合芯片，用于解决上述现有技术中存在的技术问题。

为了实现上述目的，本发明实施例提供一种组合芯片的制备方法，包括对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在所述第二外延片键合后，对所述第二外延片进行处理，以使所述第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至所述待组合外延片全部键合完成后，对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及第三外延片的第三外延顶层；其中，所述第一外延片、所述第二外延片以及所述第三外延片包括依次层叠的外延衬底、N层、MQW层以及P层。

可选的，所述对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片，包括：分别对所述第一外延片进行光刻和刻蚀处理，获得所述第一空位；在蚀刻后的所述第一外延片的P层以及第一空位上镀Al₂O₃层，并对所述Al₂O₃层进行抛光处理以使所述Al₂O₃层的厚度符合键合要求，进而键合所述第二外延片。

可选的，在蚀刻后的所述第一外延片的P层以及所述第一空位上镀的Al₂O₃层的厚度比所述第一外延片厚，所述Al₂O₃层进行抛光处理后其厚度不大于500Å。

可选的，在键合所述第二外延片以及所述第三外延片之前，所述制备方法还包括：

在所述第二外延片和所述第三外延片的N层/P层上镀Al₂O₃层，用于与其要键合的空位上镀的Al₂O₃层进行键合。

可选的，在所述对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及第三外延片的第三外延顶层之后，所述制备方法还包括：分别制作所述第一外延片、所述第二外延片以及第三外延片的Mesa；以及在所述第一外延片、所述第二外延片以及第三外延片的P层和N层制作P-Pad和N-Pad。

可选的，所述制备方法还包括：在所述第一外延片、所述第二外延片以及所述第三外延片的上表面蒸镀DBR层，并在所述DBR层刻蚀出相应的P-Pad和N-Pad导电孔；在所述DBR层表面蒸镀接触电极，其中，所述接触电极分别覆盖所述DBR层中的P-Pad和N-Pad导电孔以导通所述第一外延片、所述第二外延片以及第三外延片。

可选的，所述DBR层对波长范围在400nm~700nm的光有99%的反射。