[发明专利]半导体芯片的制造方法

说明书

本发明公开了半导体芯片的制造方法，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的半导体衬底和淡掺杂的外延层，所述硬掩模介质层包括第一氧化硅、第一氮化硅；采用光刻、刻蚀工艺，去除第一设定区域的硬掩模介质层；以硬掩模介质层为阻挡层，采用刻蚀工艺，在半导体基片之中形成第一沟槽；采用热氧化工艺，在第一沟槽之中生长第二氧化硅；去除第一氮化硅，生长第二氮化硅；采用光刻、刻蚀工艺，去除第二设定区域的第二氮化硅和第一氧化硅，所述第二设定区域为预设沟槽型半导体芯片元胞的区域。本发明具备消除了台阶高度差的问题，降低了工艺难度，可大幅提高芯片的集成度的优点。

技术领域

本发明涉及芯片制造领域，尤其涉及半导体芯片的制造方法。

背景技术

静电放电现象在半导体芯片的封装、使用等各个环节中都存在，容易造成芯片损坏，因此，在半导体芯片内部或者外围都要求设计静电保护电路。

沟槽型半导体芯片是半导体芯片的一种，包括沟槽型MOSFET、沟槽型IGBT等芯片，这些半导体芯片的栅氧化层都很薄(仅10～100纳米)，非常容易被静电放电而击穿，针对这类器件的静电保护电路，通常是在芯片内部集成由正、反向PN结串联组成的二极管，然后将所述二极管的两端分别连接于芯片的栅极和源极，当外来静电放电时，所述二极管快速泄放静电脉冲的能量从而避免栅氧化层被击穿。具体的工艺方法中，都需要比较厚的绝缘层(通常采用氧化硅)将沟槽型半导体芯片的元胞区和所述二极管在芯片内部做隔离，而且所述二极管通常都采用多晶硅二极管，即将多晶硅二极管布置在绝缘层表面，正因为如此，在芯片内部，静电保护电路区域与元胞区在工艺结构上存在较大的台阶高度差，这种台阶高度差增加了后段工艺难度，降低了芯片的集成度。

针对芯片内部集成静电保护电路所带来的台阶高度差的问题，本领域人员一直在持续努力改进其工艺结构和工艺方法，在现有的公开技术中，发明专利201610768814.9揭示了一种工艺方法，采用局部氧化工艺在硅表面生长场氧化层然后在场氧化层表面制作多晶硅二极管，本领域人员都能理解，局部氧化工艺生长场氧化层的过程中会消耗掉一部分硅，即场氧化层的底部会低于硅平面，但这种方法制作的场氧化层的顶部仍然显著高于硅平面，在场氧化层表面生长的多晶硅的顶部更是远远高于硅平面，因此这种工艺方法并没有从根本上解决台阶高度差的问题(而只是略微降低了台阶高度差，以及企图解决发明人揭露的其它问题)，这种方法的后段工艺难度仍然很大，芯片的集成度仍然很低。

本领域人员都知道，为了使得多晶硅二极管达到快速泄放静电脉冲能量的作用，需要将多晶硅二极管制作成齐纳二极管，比较通俗的做法即PN结的一侧为浓掺杂而另一侧为淡掺杂，比如浓掺杂的P型多晶硅与淡掺杂的N型多晶硅、或者浓掺杂的N型多晶硅与淡掺杂的P型多晶硅组成PN结，由这样的PN结组成多晶硅二极管；另一方面，沟槽型半导体芯片的多晶硅栅必然是浓掺杂的多晶硅、其掺杂浓度越大越好(这样的话栅极寄生电阻越小)，且其掺杂类型与芯片的沟道类型相同，即N沟道半导体芯片的多晶硅栅为浓掺杂的N型多晶硅，P沟道半导体芯片的多晶硅栅为浓掺杂的P型多晶硅。如此，芯片内部至少出现了三种不同掺杂类型(或不同掺杂浓度)的多晶硅。为了实现所述三种不同掺杂类型(或不同掺杂浓度)的多晶硅，最容易想到的方法是采用两层多晶硅分别制作多晶硅栅和多晶硅二极管，即首先采用第一层多晶硅制作多晶硅栅，然后采用第二层多晶硅制作多晶硅二极管，但是在传统方法中采用两层多晶硅分别制作多晶硅栅和多晶硅二极管的做法存在一些技术问题：在采用第一层多晶硅制作多晶硅栅之后，需采用低温化学气相淀积(CVD)工艺生长厚度为180～300纳米的氧化硅作为隔离层，然后在隔离层上方采用第二层多晶硅制作多晶硅二极管，为使得源区离子注入掺杂顺利进行，需在源区光刻之前采用湿法腐蚀工艺去除多晶硅二极管之外的区域的氧化硅，由于低温化学气相淀积工艺生长的氧化硅的腐蚀速率远远大于热氧化工艺生长的氧化硅的腐蚀速率，此步湿法腐蚀工艺容易在多晶硅二极管的边缘一圈形成空洞，导致漏电；另一方面，采用低温化学气相淀积工艺生长的氧化硅，其致密性不如热氧化工艺生长的氧化硅，因此其隔离效果比较差，为提高其隔离效果，需要增加氧化硅的厚度，但这无疑是增加了芯片内部的台阶高度差，后段工艺难度和集成度的问题也就更突出了。