[发明专利]一种抗单粒子瞬态的异质结双极晶体管及制造方法

说明书

本发明提供一种抗单粒子瞬态的异质结双极晶体管及制造方法，包括：提供衬底，在衬底中形成深N阱，在深N阱中形成深P阱；在深N阱与深P阱的侧面，形成第一浅槽隔离结构，在深P阱内部，形成第二浅槽隔离结构；在深P阱内部形成被第二浅槽隔离结构包围隔离的区域内形成集电区；在集电区上形成异质结双极晶体管。本发明所设计的衬底包括深N阱和深P阱，在该衬底上制造的异质结双极晶体管，当发生单粒子瞬态时，可减少集电区收集的电荷，并将集电区瞬态电流降低，提高集电区瞬态电流快速掉电的效率，降低抗单子瞬态的生产成本。

技术领域

本发明涉及微电子集成电路制造技术领域，尤其涉及一种抗单粒子瞬态的异质结双极晶体管及制造方法。

背景技术

随着微电子集成电路的制造工艺的快速发展，硅锗双极集成电路被广泛应用于无线通信领域。因异质结双极晶体管具有良好的抗总剂量性能，容纳二氧化硅剂量，主要的总剂量效应是增加低注入区的基极漏电流，降低电流增益；异质结双极晶体管具有较高的掺杂浓度，位移损伤的作用通常也不明显，该性能指标能满足通信市场的需求。但异质结双极晶体管易受单粒子效应的影响，特别是单粒子瞬态；当高能粒子穿过发射区-基区-集电区时，产生高浓度的载流子并破坏PN结的内建电场，产生电流较大的瞬态值，对晶体管会产生危害，甚至烧坏晶体管；在发射区-基区-集电区外产生的单粒子瞬态，会在集电区-衬底的反向PN结的电荷收集，一般集电区作为输出端，集电区的电荷收集会直接影响到电路性能。目前现有技术中，主要采用工艺加固的方式抗单粒子效应，比如，在衬底上采用绝缘体，该方法会增加制造成本，增加制造完成的电子元器件成本，影响市场销售。

因此，如何设计一种成本低且能抗单粒子瞬态的异质结双极晶体管是目前亟需解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种抗单粒子瞬态的异质结双极晶体管技术方案，通过采用深P阱和深N阱结合的方式，削弱普通结构中集电区电荷收集效应，以解决上述技术问题。

本发明提供一种抗单粒子瞬态的异质结双极晶体管，包括：衬底；深N阱位于所述衬底中；深P阱位于所述深N阱中；第一浅槽隔离结构，位于所述深N阱与所述深P阱之间，用于物理隔离，以减少第一平面内所述深N阱与所述深P之间的接触；集电区，位于所述深P阱中；第二浅槽隔离结构，位于所述深P阱与所述集电区之间，用于物理隔离，以避免所述第一平面内所述深P阱与所述集电区之间的接触；异质结双极晶体管，位于所述集电区上方。

可选地，所述深P阱设置在所述深N阱中且靠近所述衬底的表面设置，所述深P阱在所述第一平面内的尺寸小于所述深N阱在所述第一平面内的尺寸，所述深P阱在第一方向上的尺寸小于所述深N阱在所述第一方向上的尺寸，所述第一方向垂直于所述第一平面，所述第一平面为平行于所述衬底表面的平面。

可选地，在所述第一平面内看去，所述第一浅槽隔离结构嵌在所述深N阱与所述深P阱之间，且环绕所述深P阱设置；在所述第一平面内看去，所述第二浅槽隔离结构嵌在所述深P阱与所述集电区之间，且环绕所述集电区设置。

一种抗单粒子瞬态的异质结双极晶体管的制造方法，包括：提供衬底，在所述衬底中形成深N阱；在所述深N阱中形成深P阱；在所述深P阱内部及所述深P阱与所述深N阱的侧面交界处，分别形成浅槽隔离结构；在所述深P阱内部被所述浅槽隔离结构包围隔离的区域内形成集电区；在所述集电区上形成异质结双极晶体管。

可选地，所述提供衬底，在所述衬底中形成深N阱的步骤，包括：对所述衬底进行氧化，得到氧化层；在所述氧化层上形成掩膜层；以所述掩膜层为掩膜，进行离子注入，退火推进，形成所述深N阱。

可选地，所述深N阱的离子注入能量范围包括500-1200KeV，离子注入剂量包括1×10¹³-5×10¹³cm^-3，离子注入杂质包括磷。

可选地，在所述深N阱中形成深P阱的步骤，包括：以所述掩膜层为掩膜，向所述深N阱中进行离子注入，退火推进，形成所述深P阱。