[发明专利]一种半导体器件及其制作方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底；

多个垂直沟道，设置在所述衬底上；

多层栅极结构，堆叠在所述衬底上，且所述栅极结构环绕所述垂直沟道设置；

多层源/漏连接层，堆叠在所述衬底上，所述源/漏连接层与所述栅极结构呈间隔堆叠；

介质层，设置在所述衬底与相邻的所述源/漏连接层之间，以及所述源/漏连接层与相邻的所述栅极结构之间；以及

导电插塞，与所述源/漏连接层和所述栅极结构连接。

2.根据权利要求1所述的半导体器件，其特征在于，所述垂直沟道上设置掺杂区，所述掺杂区与所述源/漏连接层连接。

3.根据权利要求1所述的半导体器件，其特征在于，所述垂直沟道为圆柱形体硅或空心圆筒形全耗尽结构中的一种。

4.根据权利要求1所述的半导体器件，其特征在于，多个所述垂直沟道呈正方向排列、矩形排列或三角形排列。

5.根据权利要求1所述的半导体器件，其特征在于，单层所述多层源/漏连接层的厚度为20nm~30nm。

6.根据权利要求1所述的半导体器件，其特征在于，所述栅极结构与所述介质层之间设置栅极介质层，所述栅极介质层为高介电常数的介质材料。

7.一种半导体器件的制作方法，其特征在于，包括以下步骤：

提供一衬底；

在所述衬底上形成多个垂直沟道；

在所述衬底上形成多层栅极结构，且所述栅极结构环绕所述垂直沟道设置；

在所述衬底上形成多层源/漏连接层，且所述源/漏连接层与所述栅极结构呈间隔堆叠；

在所述衬底上形成介质层，所述介质层设置在所述衬底与相邻的所述源/漏连接层之间，以及所述源/漏连接层与相邻的所述栅极结构之间；以及

在所述衬底上形成导电插塞，所述导电插塞与所述源/漏连接层和所述栅极结构连接。

8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：

在所述衬底上形成第一介质层、第一牺牲层、第二介质层和第二牺牲层的叠层结构；

在所述衬底上形成多层所述叠层结构；以及

刻蚀所述叠层结构，在部分所述衬底上暴露所述叠层结构中的第一介质层，在部分所述衬底上暴露所述叠层结构中的第二介质层。

9.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述源/漏连接层的形成步骤包括：

在所述垂直沟道外侧形成第一深开孔，所述第一深开孔暴露和所述衬底相邻的所述第一牺牲层；

去除所述叠层结构中的所述第一牺牲层；以及

在去除所述第一牺牲层形成的空间内沉积导电材料，形成所述源/漏连接层。

10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述第一深开孔的径向尺寸大于所述第一牺牲层的厚度。

11.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述栅极结构的形成步骤包括：

在所述垂直沟道外侧形成第二深开孔，所述第二深开孔暴露和所述衬底相邻的所述第二牺牲层；

去除所述叠层结构中的所述第二牺牲层；以及

在去除所述第二牺牲层形成的空间内沉积导电材料，形成所述栅极结构。

12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述第二深开孔的径向尺寸大于所述第二牺牲层的厚度。