[发明专利]半导体器件及制备方法、电子装置

说明书

本申请提供半导体器件及制备方法、电子装置，涉及半导体的领域。半导体器件设置有多个凹陷部，多个凹陷部用于连接引线；多个凹陷部呈多行多列设置；半导体器件还设置有至少一个凹陷连通部，凹陷连通部用于连接同一行中相邻的两个凹陷部，或者，凹陷连通部用于连接同一列中相邻的两个凹陷部；多个凹陷部和凹陷连通部共同形成接触图案，接触图案可用于识别半导体器件的规格信息。本申请能够解决不同类型的半导体器件的识别难度大，易出现半导体器件连接错误的问题。

技术领域

本申请涉及半导体的领域，尤其涉及半导体器件及制备方法、电子装置。

背景技术

半导体器件是一种常见的电子器件，能够利用半导体材料特殊电特性来实现特定功能，广泛应用于集成电路中。在集成电路的制作工艺中，通常需要利用半导体器件的凹陷部实现多个半导体器件之间的连接与信号交互。然而，当集成电路中半导体器件的数量较多时，不同类型的半导体器件的识别难度大，易出现半导体器件连接错误的问题。

发明内容

本申请实施例提供半导体器件及制备方法、电子装置，用以解决不同类型的半导体器件的识别难度大，易出现半导体器件连接错误的问题。

本申请实施例提供的半导体器件，所述半导体器件设置有多个焊盘，所述多个焊盘中的至少部分所述焊盘形成有多个凹陷部和至少一个凹陷连通部，所述多个凹陷部呈多行多列设置，所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；

所述多个凹陷部和所述凹陷连通部共同形成接触图案，所述接触图案可用于识别所述半导体器件的规格信息。

通过采用上述技术方案，在利用半导体器件形成集成电路时，可以通过多个凹陷部连接于引线，以使半导体器件可通过多个凹陷部连接于电路；当需要对半导体器件的类型进行识别时，可以通过观察或扫描接触图案等方式进行识别，从而能够通过多个凹陷部和凹陷连通部所形成的接触图案确定半导体器件的规格信息，以减小半导体器件的识别难度，进而减小半导体器件连接错误的可能性。

在一些可能的实施方式中，所述接触图案包括多个信息单元，所述信息单元可用于指示数值N；

所述信息单元包括M个所述凹陷部，以及用于连接M个所述凹陷部的N个所述凹陷连通部，N大于或等于0。

在一些可能的实施方式中，在所述信息单元中，M个所述凹陷部同行设置，所述凹陷连通部连接同一行中相邻的两个所述凹陷部；

或者，M个所述凹陷部同列设置，所述凹陷连通部连接同一列中相邻的两个所述凹陷部；

或者，M个所述凹陷部呈多行多列设置，所述凹陷连通部连接同一行中相邻的两个所述凹陷部，和/或，所述凹陷连通部连接同一列中相邻的两个所述凹陷部。

在一些可能的实施方式中，所述接触图案包括多个信息部，所述信息部配置为：多个所述信息单元通过M进制编码，以形成所述信息部。

在一些可能的实施方式中，所述信息部包括沿所述凹陷部行方向排列的多个所述信息单元；

在所述信息单元中，M设置为2，两个所述凹陷部同列设置，多个所述信息单元通过二进制编码，以形成所述信息部；

所述二进制编码配置为：所述两个凹陷部通过所述凹陷连通部连通，以形成所述二进制编码中的数字1；所述两个凹陷部间隔设置，以形成所述二进制编码中的数字0。

在一些可能的实施方式中，在所述信息部中，所述信息单元的列数等于所述二进制编码的位数，以使多个所述信息单元指示一个二进制数值，所述二进制数值用于指示所述半导体器件的规格信息。

在一些可能的实施方式中，在所述信息部中，四列所述信息单元用于形成一位十进制数字；