[发明专利]一种半导体结构及其制作方法、图像传感器

说明书

本申请提供一种半导体结构及其制作方法、图像传感器，该制作方法包括：提供一第一堆叠结构和一第二堆叠结构；基于金属网格掩膜版进行图案化处理，在所述第一堆叠结构上形成第一走线槽和第一连接凹槽，在所述第二堆叠结构上形成第二走线槽和第二连接凹槽；形成第一走线部和第一电连接件以得到第一晶圆，形成第二走线部和第二电连接件以得到第二晶圆；键合所述第一晶圆和所述第二晶圆得到半导体结构；所述第一走线部和所述第二走线部、所述第一电连接件和所述第二电连接件相对配合设置。从而能避免过抛的问题且提升布线的方便性。

技术领域

本发明涉及半导体技术领域，具体涉及半导体结构及其制作方法、图像传感器。

背景技术

图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。

三维集成电路(three-dimensional integrated circuit，3D-IC)组件被开发出来，以支持对更高质量影像的需求。制造三维集成电路的方法包括通过晶圆级混合键合(wafer level hybrid bonding)技术以进行晶圆对晶圆的键合。三维集成电路例如是背侧照明式互补金氧半导体影像感测器(back-side illuminated complementary metal-oxide semiconductor imagesensor，BSI-CIS)。在制造BSI-CIS时，提供包括阵列排列的背照明式集成电路的感测器晶圆（或称为像素晶圆）以及包括阵列排列的逻辑电路芯片的逻辑电路晶圆（或称为逻辑晶圆）。通过晶圆级混合键合技术将感测器晶圆与逻辑电路晶圆对接，以使逻辑电路晶圆堆迭于感测器晶圆上。随后，封装经混合键合的感测器晶圆与逻辑电路晶圆，且进行单体化以形成BSI-CIS器件。

制成成品晶圆需要使用CMP（Chemical Mechanical Polishing，化学机械抛光，是半导体晶圆表面加工的关键技术之一），而对晶圆进行抛光容易出现过抛的问题。

发明内容

本申请在于提供半导体结构及其制作方法、图像传感器，能避免过抛的问题且提升布线的方便性。

第一方面，本申请实施例提供了一种半导体结构的制作方法，包括：

提供一第一堆叠结构和一第二堆叠结构；所述第一堆叠结构包括第一硬掩膜层，所述第二堆叠结构包括第二硬掩膜层；

基于金属网格掩膜版进行图案化处理，在所述第一堆叠结构上形成第一走线槽和第一连接凹槽，在所述第二堆叠结构上形成第二走线槽和第二连接凹槽；所述第一走线槽和所述第一连接凹槽贯穿所述第一硬掩膜层，所述第二走线槽和所述第二连接凹槽贯穿所述第二硬掩膜层；

形成第一走线部和第一电连接件以得到第一晶圆，形成第二走线部和第二电连接件以得到第二晶圆；所述第一走线部、所述第一电连接件以及所述第一硬掩膜层的表面齐平，所述第二走线部、所述第二电连接件以及所述第二硬掩膜层的表面齐平；

键合所述第一晶圆和所述第二晶圆得到半导体结构；所述第一走线部和所述第二走线部、所述第一电连接件和所述第二电连接件相对配合设置。

在一些实施例中，所述形成第一走线部和第一电连接件以得到第一晶圆，形成第二走线部和第二电连接件以得到第二晶圆，包括：

分别对所述第一堆叠结构和所述第二堆叠结构进行电化学电镀处理，以在所述第一走线槽、所述第二走线槽、所述第一连接凹槽、所述第二连接凹槽上沉积导电材料层；

对所述导电材料层进行化学机械抛光处理，形成包括所述第一走线部和所述第一电连接件的第一晶圆，以及形成包括所述第二走线部和所述第二电连接件的第二晶圆。

在一些实施例中，所述导电材料层的材料包括铜或其他导电材料。