[发明专利]其中具有单元阵列区和外围区的半导体器件

权利要求书

1.一种半导体器件，包括：

基板，在其中具有彼此间隔开的第一有源图案和第二有源图案，所述第一有源图案具有相对于所述第二有源图案的顶表面升高的顶表面；

在所述第一有源图案的所述顶表面上的沟道半导体层；

在所述沟道半导体层上的第一栅极图案，包括第一绝缘图案；以及

在所述第二有源图案的所述顶表面上的第二栅极图案，包括具有比所述第一绝缘图案的厚度大的厚度的第二绝缘图案。

2.根据权利要求1所述的半导体器件，其中当在垂直于所述第二有源图案的所述顶表面的方向上测量时，所述第二绝缘图案的第一部分在比所述第一有源图案的所述顶表面低的水平延伸，所述第二绝缘图案的第二部分在比所述第一有源图案的所述顶表面高的水平延伸。

3.根据权利要求2所述的半导体器件，其中所述第一部分的厚度在从所述第二部分的厚度的0.5倍至2倍的范围内。

4.根据权利要求1所述的半导体器件，其中所述第二绝缘图案的厚度在从所述第一绝缘图案的厚度的2倍至10倍的范围内。

5.根据权利要求1所述的半导体器件，其中所述沟道半导体层的晶格常数大于所述基板的晶格常数。

6.根据权利要求1所述的半导体器件，

其中所述第一栅极图案进一步包括在所述第一绝缘图案上的第一高k电介质图案；

其中所述第二栅极图案进一步包括在所述第二绝缘图案上的第二高k电介质图案；以及

其中所述第一高k电介质图案和所述第二高k电介质图案中的每个包括具有比硅氧化物的介电常数大的介电常数的材料。

7.根据权利要求1所述的半导体器件，其中所述第一栅极图案的宽度小于所述第二栅极图案的宽度。

8.根据权利要求1所述的半导体器件，进一步包括：

间隔物，覆盖所述第一栅极图案的侧表面和所述第二栅极图案的侧表面；

层间绝缘层，覆盖所述第二栅极图案和所述间隔物；以及

在所述层间绝缘层上的盖层。

9.根据权利要求8所述的半导体器件，其中所述层间绝缘层的顶表面与所述第一栅极图案的顶表面基本上共面。

10.根据权利要求1所述的半导体器件，其中所述第一有源图案和所述第二有源图案中的每个包括从所述第一有源图案和所述第二有源图案中的每个的下部垂直向上突出的有源半导体鳍。

11.根据权利要求1所述的半导体器件，

其中所述第一栅极图案进一步包括在所述第一绝缘图案上的第一导电图案；

其中所述第一有源图案在其中包括沟道层，所述沟道层在所述第一导电图案的掩埋部分和所述第一导电图案的在所述第一有源图案的所述顶表面上的部分之间延伸，所述第一导电图案的所述部分与所述第一导电图案的所述掩埋部分间隔开。

12.根据权利要求11所述的半导体器件，其中所述沟道半导体层覆盖所述第一有源图案内的所述沟道层的顶表面和底表面。