[发明专利]半导体结构的制作方法以及半导体结构

说明书

本申请提供了一种半导体结构的制作方法以及半导体结构。该方法包括：提供基底，基底包括依次层叠的衬底、介质结构层以及间隔设置的多个沟槽，沟槽贯穿介质结构层至衬底中，沟槽按照排列方向分为第一沟槽和第二沟槽；在第一沟槽中以及第一沟槽两侧的介质结构层的裸露表面上形成第一掩膜层；去除部分第一掩膜层，使得第一沟槽两侧的介质结构层裸露；去除部分衬底，使得第二沟槽的深度增加。该方法通过把二次刻蚀前的第一掩膜层减薄至使得介质结构层裸露，使得第一区域中的第一沟槽能够继续刻蚀的同时，介质结构层的表面能够平整，从而后续研磨介质结构层能够彻底清除掉介质结构层，进而解决了形成不同深度的沟槽时造成的介质结构层残留的问题。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体结构的制作方法以及半导体结构。

背景技术

半导体存储器制造领域中，存储器电路一般包括逻辑电路区以及存储单元阵列区。存储单元阵列区内各单元之间通过浅沟槽隔离（STI，Shallow Trench Isolation）结构相隔离，而逻辑电路区中，各半导体器件之间也需要通过STI绝缘隔离，防止漏电流的产生。由于使用环境的不同，且存储单元阵列区的线宽尺寸较外围的逻辑电路区更小，器件密集度更高，因此存储单元阵列区上的浅沟槽隔离的尺寸也较逻辑电路区上的小，深度更浅。

在存储器电路的不同区域刻蚀不同深度的浅沟槽一般先形成相同深度的浅沟槽，再将其中一个浅沟槽进行二次刻蚀，加深沟槽深度，二次刻蚀时会造成氮化硅表面形成阶梯状，后续研磨工艺上会造成表面无法平整，从而导致氮化硅有残留，影响器件性能。

因此，亟需一种解决形成不同深度的沟槽时造成的氮化硅残留的方法。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体结构的制作方法以及半导体结构，以解决现有技术中形成不同深度的沟槽时造成的介质结构层残留的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，包括：提供基底，所述基底包括依次层叠的衬底、介质结构层以及间隔设置的多个沟槽，所述沟槽贯穿所述介质结构层至所述衬底中，所述沟槽按照排列方向分为第一沟槽和第二沟槽，所述第一沟槽至少有一个，所述第二沟槽至少有一个；在所述第一沟槽中以及所述第一沟槽两侧的所述介质结构层的裸露表面上形成第一掩膜层；去除部分所述第一掩膜层，使得所述第一沟槽两侧的所述介质结构层裸露，以及使得所述第一沟槽中所述第一掩膜层的裸露表面与所述第一沟槽两侧的所述介质结构层的裸露表面平齐；去除部分所述衬底，使得所述第二沟槽的深度增加。

进一步地，在所述第一沟槽中以及所述第一沟槽两侧的所述介质结构层的裸露表面上形成第一掩膜层，包括：在所述基底的裸露表面上形成所述第一掩膜层；去除部分所述第一掩膜层，使得所述第二沟槽的内壁以及所述第二沟槽两侧的所述介质结构层的表面裸露。

进一步地，提供基底，包括：提供所述衬底；在所述衬底的裸露表面上形成所述介质结构层；去除部分所述介质结构层以及所述衬底，形成间隔设置的多个所述沟槽。

进一步地，去除部分所述介质结构层以及所述衬底，形成间隔设置的多个所述沟槽，包括：在所述介质结构层的裸露表面上形成第二掩膜层；图形化所述第二掩膜层；以图形化的所述第二掩膜层为掩膜，向下刻蚀所述介质结构层以及所述衬底，形成多个所述沟槽。

进一步地，在所述介质结构层的裸露表面上形成第二掩膜层，包括：在所述介质结构层的裸露表面上形成碳层；在所述碳层的裸露表面上形成氮氧化硅层，所述碳层以及所述氮氧化硅层形成所述第二掩膜层。

进一步地，在所述衬底的裸露表面上形成所述介质结构层，包括：在所述衬底的裸露表面上形成介质层；在所述介质层的裸露表面上形成刻蚀阻挡层，所述介质层和所述刻蚀阻挡层形成所述介质结构层。