[发明专利]一种SONOS型FinFET器件结构及工艺集成方法

说明书

本发明涉及微电子集成电路技术领域，具体涉及一种SONOS型FinFET器件结构及工艺集成方法，该结构由一个pMOS选择管和两个SONOS型pFLASH管1A、1B组成；pMOS选择管位于两个pFLASH管1A、1B的中部；其中pFLASH管1A的源端、1B的漏端分别与pMOS选择管相连接，其中SONOS型pFLASH管1A、1B与pMOS选择管共用阱；SONOS型pFLASH管中氧化物‑氮化物‑氧化物ONO介质层位于硅鳍Si Fin的两侧和顶部；该工艺集成方法能有效结合SONOS工艺和FinFET工艺的特点，实现低功耗、高密度、高可靠存储器的制备。

技术领域

本发明涉及微电子集成电路技术领域，具体涉及一种SONOS型FinFET器件结构及工艺集成方法。

背景技术

FLASH型存储器通过向存储单元中注入或释放电子进行数据存储，相比于易失性存储器，具有单元面积小、抗单粒子辐射能力强等优点，同时相比于新型非易失性存储器，具有与CMOS工艺兼容、工艺成熟度高等优点。按存储电荷机理分类，FLASH器件类型主要包括浮栅型和SONOS型，前者因受到工艺技术微缩限制，难以向65nm及以下节点发展；相比于前者，后者不仅具有工艺技术节点小，而且拥有抗辐射性能强、可靠性高、集成密度高等优势。

随着集成电路制造工艺节点尺寸逐渐减小，因为短沟道效应的影响，22nm以下技术节点的平面型金属氧化物半导体晶体管（MOSFET）会形成较严重的泄漏电流，FinFET工艺通过制造鳍片形状栅增加了沟道环绕面积，加强了栅对沟道的控制，不仅缓解了短沟道效应，还达到了增强电路控制、减少漏电流和缩短栅极长度的目的。因此，结合SONOS工艺和FinFET工艺对制备低功耗、高密度、高可靠性存储器具有重要意义。

本发明为解决SONOS型存储器尺寸微缩过程中栅极对沟道电流控制作用减弱的问题，提出一种SONOS型nFinFET器件结构及工艺集成方法，可以实现低功耗、高密度、高可靠性存储器制备。

发明内容

针对现有技术的不足，本发明提供了一种SONOS型FinFET器件结构及工艺集成方法，该工艺集成方法能有效结合SONOS工艺和FinFET工艺的特点，实现低功耗、高密度、高可靠存储器的制备。

本发明通过以下技术方案予以实现：

一种SONOS型FinFET器件结构，该结构由一个pMOS选择管和两个SONOS型pFLASH管1A、1B组成；pMOS选择管位于两个pFLASH管1A、1B的中部；其中pFLASH管1A的源端、1B的漏端分别与pMOS选择管相连接，其中SONOS型pFLASH管1A、1B与pMOS选择管共用阱；SONOS型pFLASH管中氧化物-氮化物-氧化物ONO介质层位于硅鳍Si Fin的两侧和顶部；pMOS选择管中栅氧化层位于硅鳍Si Fin的两侧和顶部；多晶硅层位于SONOS型pFLASH管中ONO介质层和pMOS选择管中栅氧化层的两侧和顶部；通过腐蚀形成金属连接口，并通过铝沉积和刻蚀形成第一层金属连接层。

优选的，该结构除pFLASH管1A的源端、1B的漏端以外的端口还包括SONOS型pFLASH管1A的漏端、SONOS型pFLASH管1B的源端、pFLASH管1A、1B的栅端和pMOS选择管的栅端。

优选的，所述SONOS型FinFET器件工作原理如下：

通过在pFLASH管1A的栅端和pMOS选择管的栅端施加负电位，以实现pFLASH管1A和pMOS选择管的导通，从而实现pFLASH管1A的漏端电位传输至pFLASH管1B的漏端，在pFLASH管1B的栅端施加正电位，最终实现电子从pFLASH管1B的漏端至ONO介质层的隧穿，达到对pFLASH管1B编程的目的，在pFLASH管1B编程过程中，除pFLASH管1A的栅端、pMOS选择管的栅端、pFLASH管1A的漏端、pFLASH管1B的栅端以外的端口接地；