[发明专利]一种异构芯片高密度互连的扇出型封装结构及其封装方法

说明书

本发明涉及集成电路封装技术领域，具体公开了一种异构芯片高密度互连的扇出型封装结构，包括第一异构芯片、高密度互连单元、第二异构芯片、晶圆级塑封体、再布线层以及焊球，所述晶圆级塑封体的内部分别塑封有所述第一异构芯片、高密度互连单元和第二异构芯片，所述晶圆级塑封体的下表面形成所述再布线层，所述再布线层下表面的UBM处设有若干个所述焊球，所述焊球用于实现信号的引出。本发明还公开了一种异构芯片高密度互连的扇出型封装方法。本发明提供的异构芯片高密度互连的扇出型封装结构,突破传统RDL技术再布线层数限制，实现异构芯片高密度互连的晶圆级封装，安全可靠。

技术领域

本发明涉及集成电路封装技术领域，尤其涉及一种异构芯片高密度互连的扇出型封装结构及异构芯片高密度互连的扇出型封装方法。

背景技术

随着电子产品向小型化、高性能、高可靠等方向发展，系统集成度也日益提高，晶体管的特征尺寸缩小到10nm以下。在这种情况下，量子隧穿效应导致的漏电会非常严重，靠进一步缩小集成电路的特征尺寸和互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，传统的摩尔定律已经很难继续发展下去。

扇出型封装能有效提高传输、功耗和可靠性等方面的性能，因此，扇出型封装被认为是延续和超越摩尔定律的重手段之一。扇出型封装使用再布线（RDL）技术将不同芯片连接在一起，是非常重要的互连技术。随着集成电路芯片性能的提升和向小型化发展，芯片之间的互连密度急剧增加，迫使RDL层数不断增加。然而，受到设备、材料和工艺水平的限制，制备多层RDL层（4层及以上）难度极大、成本很高，已无法满足高互连密度的发展需求。因此，为了满足目前微电子系统高性能、高互连密度的发展需求，亟需开发一种异构芯片高密度互连的扇出型封装结构。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供了一种异构芯片高密度互连的扇出型封装结构及异构芯片高密度互连的扇出型封装方法，能有效突破传统RDL技术布线层数的限制，实现高密度互连的扇出型封装以及系统封装，节约成本、安全可靠。

作为本发明的一个方面，提供一种异构芯片高密度互连的扇出型封装结构，包括第一异构芯片、高密度互连单元、第二异构芯片、晶圆级塑封体、再布线层以及焊球，所述晶圆级塑封体的内部分别塑封有所述第一异构芯片、高密度互连单元和第二异构芯片，所述晶圆级塑封体的下表面形成所述再布线层，所述再布线层下表面的UBM处设有若干个所述焊球，所述焊球用于实现信号的引出。

进一步地，所述第一异构芯片和第二异构芯片的衬底材料均包括Si、GaAs、GaN或SiC。

进一步地，所述高密度互连单元的数量至少为1个。

进一步地，所述高密度互连单元的衬底材料包括Si或玻璃。

进一步地，所述焊球的材料包括SnPb、SnAg或SnAgCu。

作为本发明的另一个方面，提供一种异构芯片高密度互连的扇出型封装方法，其中，所述异构芯片高密度互连的扇出型封装方法包括如下步骤：

步骤S1：提供金属载板和临时键合膜，在所述金属载板上涂覆所述临时键合膜；

步骤S2：将第一异构芯片、高密度互连单元和第二异构芯片分别通过所述临时键合膜装贴在所述金属载板上；

步骤S3：使用晶圆级塑封体将所述第一异构芯片、高密度互连单元和第二异构芯片进行灌封得到二次重构树脂晶圆；

步骤S4：将所述临时键合膜和金属载板剥离；

步骤S5：在所述二次重构树脂晶圆的下表面形成再布线层；

步骤S6：在所述再布线层下表面的UBM处设有若干个焊球。

进一步地，所述金属载板的厚度不小于1mm，所述临时键合膜的厚度不小于100μm。

进一步地，还包括如下步骤：使用PI胶和晶圆级多层再布线工艺，在所述二次重构树脂晶圆的下表面形成再布线层。