[发明专利]用于实现可扩展系统的系统和方法

说明书

本公开涉及用于实现可扩展系统的系统和方法。本发明描述了用于模块化扩展的多芯片系统(100)和结构。在一些实施方案中，使用接合条(150)来耦接相邻芯片(102，104)。例如，可使用连通条(150)来耦接逻辑芯片(104)，并且可使用存储器条(150)来将多个存储器芯片(102)耦接到逻辑芯片(104)。

相关专利申请

本申请是国际申请号为PCT/US2019/024647、国际申请日为2019年3月28日、进入中国国家阶段日期为2020年9月30日、中国国家申请号为201980024144.1、发明名称为“用于实现可扩展系统的系统和方法”的发明专利申请的分案申请。

本专利申请要求于2018年4月12日提交的美国临时申请62/656,584的优先权，该申请以引用方式并入本文。

技术领域

本文所述的实施方案涉及可扩展系统，并且更具体地涉及可扩展逻辑部件和模块化存储器。

背景技术

可扩展系统需要逻辑部件和存储器两者，该逻辑部件和存储器能够以实用且高性价比的方法来增加。此外，它们应合理地允许逻辑部件和存储器独立地扩展，以允许根据系统要求进行计算、存储器带宽和存储容量调整。动态随机存取存储器(DRAM)长期以来一直是计算机和电子工业的产品。随着从台式计算机、移动电子设备、数据中心和联网平台开始的大量终端市场应用的出现，竞争性存储器平台已根据诸如带宽、容量、功率、延迟和占用面积等特定要求迅速发展。然而，增大一个参数通常通过权衡其他参数来满足。例如，增大DRAM带宽通常伴随着其他参数的损失。

长期以来，低功率双倍数据速率(LPDDR)标准已在各种市场(包括移动电子器件)中被采用以满足性能和容量要求。LPDDR平台和下一代(LPDDR-x)通常包括围绕片上系统(SOC)的存储器芯片或封装的布置，该片上系统可包括中央处理单元(CPU)和/或图形处理单元(GPU)。为了满足对增加带宽的需求，已提出各种3D解决方案，包括堆叠式DRAM管芯，诸如高带宽存储器(HBM)和混合存储器立方体(HMC)。

附图说明

图1为布置在片上系统周围的多个存储器芯片的示意性顶视图图示。

图2为根据一个实施方案的具有扩展式逻辑部件的多芯片系统的示意性顶视图图示。

图3为根据一个实施方案的具有扩展式逻辑部件的多芯片系统的示意性顶视图和侧视图图示。

图4为根据一个实施方案的具有片上管芯间布线的扩展式逻辑管芯的示意性顶视图图示。

图5为根据一个实施方案的具有2.5D芯片间布线的扩展式逻辑部件的示意性顶视图图示。

图6为根据一个实施方案的具有2.5D芯片间布线和桥接件的扩展式逻辑部件的示意性顶视图图示。

图7为根据一个实施方案的具有片上管芯间布线和2.5D芯片间布线的混合的扩展式逻辑部件的示意性顶视图图示。

图8为根据一个实施方案的外围被增加的逻辑部件的模块化扩展的示意性顶视图图示。

图9为根据一个实施方案的扩展式逻辑部件连接的示意性顶视图图示。

图10A是根据一个实施方案的逻辑部件连接开销的示意性顶视图图示。

图10B是根据一个实施方案的扩展式逻辑部件连接开销的示意性顶视图图示。

图11A是根据一个实施方案的逻辑部件连接开销的示意性顶视图图示。

图11B是根据一个实施方案的具有连通条的扩展式逻辑部件连接开销的示意性顶视图图示。

图12A是根据一个实施方案的具有连通条的逻辑芯片的3D扩展的示意性顶视图图示。