[发明专利]一种半导体结构的制作方法

说明书

本发明提供一种半导体结构的制作方法。该半导体结构的制作方法中，提供的基底上形成有间隔分布的多个鳍部，多个鳍部包括位于第一元件区的第一鳍部和位于第二元件区的第二鳍部；然后形成填充材料层，填充材料层填满多个鳍部之间的凹槽；接着刻蚀去除部分厚度的填充材料层，剩余的填充材料层作为隔离材料层，其中，第一元件区和第二元件区上的隔离材料层的厚度不同，第一鳍部从隔离材料层上表面露出的高度和第二鳍部从隔离材料层上表面露出的高度不相等，从而可以在同一基底上形成露出高度不同的鳍部以形成不同特性的FinFET，实现了不同FinFET并存的目标，实现了半导体结构功能的多元化且减少了半导体结构的使用面积。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的制作方法。

背景技术

随着半导体技术的不断发展，传统的平面性器件已经不能满足人们对高性能器件的需求。FinFET（Fin Field-Effect Transistor，鳍式场效应晶体管）是一种立体型器件，包括在基底上竖直形成的鳍部以及与鳍部相交的堆叠栅。这种设计可以大幅改善电路控制并减少漏电流（leakage），也可以大幅缩短晶体管的栅长。

目前，在FinFET的半导体制程当中，同一基底上的所有鳍部的露出高度通常都是一样的。虽然增大鳍部的露出高度有助于提高逻辑器件（logic device）的特性，但是会增大器件的寄生电容。根据截止频率可知，FinFET的寄生电容C增大时，截止频率fc会降低，从而增大鳍部的露出高度会影响RF器件等一些截止频率望大（即越大越优）的FinFET的性能。因此，目前FinFET的半导体制程当中形成的半导体结构不能满足功能多元化的需求。

发明内容

本发明的目的之一是提供一种半导体结构的制作方法，可以实现半导体结构功能的多元化。

为了实现上述目的，本发明提供一种半导体结构的制作方法。所述半导体结构的制作方法包括：

提供基底，所述基底包括第一元件区和第二元件区，所述基底上形成有间隔分布的多个鳍部，所述多个鳍部包括第一鳍部和第二鳍部，所述第一鳍部位于所述第一元件区中，所述第二鳍部位于所述第二元件区中；

形成填充材料层，所述填充材料层填充在所述多个鳍部之间且填满所述多个鳍部之间的凹槽；

刻蚀去除部分厚度的所述填充材料层，剩余的填充材料层作为隔离材料层，所述多个鳍部的上部从所述隔离材料层的上表面露出；其中，所述第一元件区和所述第二元件区上的所述隔离材料层的厚度不同，所述第一鳍部从所述隔离材料层上表面露出的高度为第一高度，所述第二鳍部从所述隔离材料层上表面露出的高度为第二高度，所述第一高度与所述第二高度不相等。

可选的，在所述第一元件区中形成所述第一鳍部和在所述第二元件区中形成所述第二鳍部的方法包括：

在基底上形成图形化的第一掩模层，以所述第一掩模层为掩模，执行第一刻蚀工艺刻蚀所述基底，以在所述第一元件区中形成所述第一鳍部；

去除所述第一掩模层，在所述基底上形成图形化的第二掩模层，以所述第二掩模层为掩模，执行第二刻蚀工艺刻蚀所述基底，以在所述第二元件区中形成所述第二鳍部；

其中，所述第一刻蚀工艺和所述第二刻蚀工艺的刻蚀条件不同，所述第一鳍部和所述第二鳍部的截面形状不同。

可选的，刻蚀去除部分厚度的所述填充材料层的方法包括：

形成第三掩模层，所述第三掩模层露出所述第一元件区上的填充材料层且覆盖所述第二元件区；

以所述第三掩模层为掩模，刻蚀去除所述第一元件区上的填充材料层的部分厚度，以露出所述第一鳍部的部分高度，所述第一鳍部的露出高度为第一高度；

去除所述第三掩模层，形成第四掩模层，所述第四掩模层露出所述第二元件区上的填充材料层且覆盖所述第一元件区；

以所述第四掩模层为掩模，刻蚀去除所述第二元件区上的填充材料层的部分厚度，以露出所述第二鳍部的部分高度，所述第二鳍部的露出高度为第二高度。