[发明专利]一种半导体结构的制作方法

权利要求书

1.一种半导体结构的制作方法，其特征在于，包括：

提供基底，所述基底包括第一元件区和第二元件区，所述基底上形成有间隔分布的多个鳍部，所述多个鳍部包括第一鳍部和第二鳍部，所述第一鳍部位于所述第一元件区中，所述第二鳍部位于所述第二元件区中；

形成填充材料层，所述填充材料层填充在所述多个鳍部之间且填满所述多个鳍部之间的凹槽；

刻蚀去除部分厚度的所述填充材料层，剩余的填充材料层作为隔离材料层，所述多个鳍部的上部从所述隔离材料层的上表面露出；其中，所述第一元件区和所述第二元件区上的所述隔离材料层的厚度不同，所述第一鳍部从所述隔离材料层上表面露出的高度为第一高度，所述第二鳍部从所述隔离材料层上表面露出的高度为第二高度，所述第一高度与所述第二高度不相等。

2.如权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一元件区中形成所述第一鳍部和在所述第二元件区中形成所述第二鳍部的方法包括：

在基底上形成图形化的第一掩模层，以所述第一掩模层为掩模，执行第一刻蚀工艺刻蚀所述基底，以在所述第一元件区中形成所述第一鳍部；

去除所述第一掩模层，在所述基底上形成图形化的第二掩模层，以所述第二掩模层为掩模，执行第二刻蚀工艺刻蚀所述基底，以在所述第二元件区中形成所述第二鳍部；

其中，所述第一刻蚀工艺和所述第二刻蚀工艺的刻蚀条件不同，所述第一鳍部和所述第二鳍部的截面形状不同。

3.如权利要求1所述的半导体结构的制作方法，其特征在于，刻蚀去除部分厚度的所述填充材料层的方法包括：

形成第三掩模层，所述第三掩模层露出所述第一元件区上的填充材料层且覆盖所述第二元件区；

以所述第三掩模层为掩模，刻蚀去除所述第一元件区上的填充材料层的部分厚度，以露出所述第一鳍部的部分高度，所述第一鳍部的露出高度为第一高度；

去除所述第三掩模层，形成第四掩模层，所述第四掩模层露出所述第二元件区上的填充材料层且覆盖所述第一元件区；

以所述第四掩模层为掩模，刻蚀去除所述第二元件区上的填充材料层的部分厚度，以露出所述第二鳍部的部分高度，所述第二鳍部的露出高度为第二高度。

4.如权利要求1所述的半导体结构的制作方法，其特征在于，所述基底包括第三元件区，所述多个鳍部包括位于所述第三元件区中的第三鳍部，所述第三元件区的隔离材料层的厚度与所述第一元件区和所述第二元件区的隔离材料层的厚度均不同，所述第三鳍部从所述隔离材料层上表面露出的高度为第三高度，所述第三高度不等于所述第一高度且不等于所述第二高度。

5.如权利要求4所述的半导体结构的制作方法，其特征在于，所述第一元件区为低速逻辑元件区，所述第一高度为40nm~50nm；所述第二元件区为高速逻辑元件区，所述第二高度为50nm~65nm；所述第三元件区为射频元件区，所述第三高度为30nm~40nm。

6.如权利要求4所述的半导体结构的制作方法，其特征在于，所述第一元件区的工作电压为1.1V~1.8V；所述第二元件区的工作电压为0.6V~1V；所述第三元件区的工作电压为0.9V~1.2V，所述第三元件区的工作频率为60Hz~100Hz。

7.如权利要求4所述的半导体结构的制作方法，其特征在于，所述第一鳍部为下宽上窄的形状；所述第二鳍部为上下等宽的形状；所述第三鳍部为上宽下窄的形状。

8.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第一鳍部与所述第二鳍部的高度相同。