[发明专利]一种超低比导的超结MOSFET及其制备方法

说明书

一种超低比导的超结MOSFET及其制备方法，第一导电类型半导体掺杂柱区的顶部具有第二导电类型半导体基区，第二导电类型半导体柱区的上方具有沟槽型多晶硅栅电极，多晶硅栅电极的全部侧面和底面被栅介质层所包围，在第一导电类型半导体掺杂柱区和第二导电类型半导体柱区之间具有低掺杂的半导体中间层，半导体中间层位于第二导电类型半导体基区的下方，且半导体中间层的顶部包裹栅介质层底部拐角，半导体中间层从顶部到底部，越靠近底部，横向尺寸越小。本发明提出一种新结构及其工艺制备方法，降低挖槽工艺难度的同时，获得更低的导通电阻和更高的击穿电压及可靠性，尤其可适用于元胞pitch在5μm以下的超结MOSFET。

技术领域

本发明属于半导体技术领域，涉及超结MOSFET，为一种超低比导超结MOSFET及其制备方法。

背景技术

超结MOSFET 在耐压层引入高浓度等量异型电荷，满足电荷平衡，产生二维场，将场优化从表面引入体内，增加了器件的耐压并大大降低了器件的导通电阻，现有超结MOSFET的结构如图1所示。为了实现更低的比导通电阻，超结器件的发展趋势是不断提高PN柱掺杂浓度。但是，由于超结MOSFET 漂移区电场可以看成横向电场和纵向电场的叠加，因此在P、N 柱较高浓度掺杂的情况下，超结器件的击穿电压也会受横向电场峰值的限制。如图2所示，如果横向电场峰值超过了临界击穿电场Ec，则器件会发生横向击穿。因此，当纵向电场优化后，横向电场就成为提高超结器件耐压的瓶颈。受到PN柱之间横向击穿的限制，提高PN柱掺杂浓度就需要缩小PN 柱横向尺寸。目前最先进的超结器件，其元胞pitch已下降到接近5μm。在这种情况下，如采用挖槽填充工艺，挖槽深宽比将达到甚至超过10：1，器件的制备更加困难。

发明内容

针对上述问题，本发明为了改善超结MOSFET在横向电场的耐压表现，提出一种新结构及其工艺制备方法，降低挖槽工艺难度的同时，获得更低的导通电阻和更高的击穿电压及可靠性，尤其可适用于元胞pitch在5μm以下的超结MOSFET。

本发明的技术方案为：一种超低比导的超结MOSFET，超结MOSFET包括由第一导电类型半导体掺杂柱区和第二导电类型半导体柱区构成的PN柱结构，第一导电类型半导体掺杂柱区的顶部具有第二导电类型半导体基区，第二导电类型半导体柱区的上方具有沟槽型多晶硅栅电极，多晶硅栅电极的下表面低于第二导电类型半导体基区的下表面，所述多晶硅栅电极的全部侧面和底面被栅介质层所包围，顶面和金属化源电极之间通过绝缘介质层相隔离，在第一导电类型半导体掺杂柱区和第二导电类型半导体柱区之间具有一层低掺杂的半导体中间层，低掺杂指掺杂浓度比PN柱的掺杂浓度低，半导体中间层位于第二导电类型半导体基区的下方，且半导体中间层的顶部包裹栅介质层底部拐角，半导体中间层从顶部到底部，越靠近第二导电类型半导体柱区的底部，横向尺寸越小。

进一步的，半导体中间层为低掺杂第一导电类型半导体层或本征层。

进一步的，第一导电类型半导体掺杂柱区和第一导电类型半导体的半导体中间层的杂质总量等于第二导电类型半导体柱区的杂质总量。

进一步的，超结MOSFET的元胞pitch在5μm以下，第一类导电类型半导体柱区和第二导电类型半导体柱区的掺杂浓度大于等于5e15cm^-3，横向尺寸小于等于2μm，半导体中间层的掺杂浓度比所述第一类导电类型半导体柱区和第二导电类型半导体柱区的掺杂浓度低2个数量级以上，横向尺寸小于等于0.5μm。

进一步的，第一类导电类型半导体为P型半导体，第二类导电类型半导体为N型半导体；或所述第一类导电类型半导体为N型半导体，第二类导电类型半导体为P型半导体。

本发明还提出一种超低比导超结MOSFET的制造方法，采用挖槽填充工艺，制造得到上述的PN柱之间具有低掺杂中间层的超结MOSFET。