[发明专利]半导体结构及其制备方法、三维存储器

说明书

本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统、电子设备，涉及半导体芯片技术领域，旨在解决半导体结构导电性能较差的问题。半导体结构的制备方法，包括：在衬底的一侧形成电介质堆叠结构，所述电介质堆叠结构包括交替叠置的栅极绝缘层和栅极牺牲层。形成贯穿所述电介质堆叠结构的沟道孔。在所述沟道孔内填充牺牲材料。去除所述栅极牺牲层并形成栅极层，以得到包括交替叠置的栅极绝缘层和栅极层的存储堆叠结构。去除所述牺牲材料，暴露所述沟道孔。在所述沟道孔内形成电介质层。在所述沟道孔内形成沟道结构。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。

技术领域

本公开涉及半导体芯片技术领域，尤其涉及一种半导体结构及其制备方法、三维存储器、存储系统、电子设备。

背景技术

随着存储单元的特征尺寸接近工艺下限，平面工艺和制造技术变得具有挑战性且成本高昂，这造成2D或者平面NAND闪存的存储密度接近上限。

为克服2D或者平面NAND闪存带来的限制，业界已经研发了具有三维结构的存储器(3D NAND)，通过将存储单元三维地布置在衬底之上来提高存储密度。

相关技术中，一些三维存储器中半导体结构的导电性能较差。

发明内容

本公开的实施例提供一种半导体结构及其制备方法、三维存储器，旨在解决三维存储器中半导体结构的导电性能较差的问题。

为达到上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种半导体结构的制备方法。该制备方法包括：在衬底的一侧形成电介质堆叠结构，所述电介质堆叠结构包括交替叠置的栅极绝缘层和栅极牺牲层。形成贯穿所述电介质堆叠结构的沟道孔。在所述沟道孔内填充牺牲材料。去除所述栅极牺牲层并形成栅极层，以得到包括交替叠置的栅极绝缘层和栅极层的存储堆叠结构。去除所述牺牲材料，暴露所述沟道孔。在所述沟道孔内形成电介质层。在所述沟道孔内形成沟道结构。

本公开的上述实施例提供的半导体结构的制备方法，通过先在沟道孔内填充牺牲材料的情况下，制作得到栅极层；再去除牺牲材料，并在沟道孔内制作电介质层。由于在制作栅极层之前没有制作电介质层，这样在制作栅极层的过程中无需额外再增加牺牲层氧化物对电介质层进行保护，同时能够增加相邻栅极绝缘层之间栅极层的填充率，提高栅极层的导电性能，进而提高三维存储器中半导体结构的导电性能。

在一些实施例中，所述在所述沟道孔内填充牺牲材料之前，还包括：利用所述沟道孔，去除部分所述栅极牺牲层，形成凹槽。所述在所述沟道孔内填充牺牲材料，包括：在所述沟道孔和所述凹槽内填充牺牲材料。所述去除所述牺牲材料，暴露所述沟道孔，包括：去除所述牺牲材料，暴露所述沟道孔和所述凹槽。所述在所述沟道孔内形成电介质层，包括：在所述沟道孔内形成至少填充所述凹槽的电介质层。

在一些实施例中，所述在所述沟道孔内形成至少填充所述凹槽的电介质层，包括：形成覆盖所述凹槽和所述沟道孔内壁的电介质膜；去除所述电介质膜中覆盖所述沟道孔的内壁的部分，并保留所述电介质膜中位于所述凹槽内的部分，以在所述凹槽内形成所述电介质层的电介质部。

在一些实施例中，所述去除所述栅极牺牲层并形成栅极层，包括：形成贯穿所述电介质堆叠结构的栅极隔槽；利用所述栅极隔槽，去除所述栅极牺牲层，形成栅极间隙；在所述栅极间隙内形成栅极层。

在一些实施例中，所述在所述栅极间隙内形成栅极层，包括：在所述栅极间隙内形成保护层；在所述保护层内形成栅导电层。其中，所述保护层位于所述牺牲材料与所述栅导电层之间。

在一些实施例中，在所述沟道孔内形成沟道结构，包括：形成覆盖所述沟道孔内壁和所述电介质层的阻挡层；形成覆盖所述阻挡层的存储层；形成覆盖所述存储层的隧穿层；形成覆盖所述隧穿层的沟道层；以及，在所述沟道层内填充绝缘材料。