[发明专利]半导体装置及其制造方法在审
申请号: | 202210049817.2 | 申请日: | 2022-01-17 |
公开(公告)号: | CN114792723A | 公开(公告)日: | 2022-07-26 |
发明(设计)人: | 陈嘉伟;徐伟程;陈蕙祺;陈建豪;游国丰;邱诗航;王唯诚;陈彦儒 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/10 | 分类号: | H01L29/10;H01L29/423;H01L29/78;H01L21/336;H01L27/088 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种半导体装置,包括:
垂直堆叠的多个第一通道构件;
垂直堆叠的多个第二通道构件;
一n型功函数层,包裹环绕上述第一通道构件中的每一者;
一第一p型功函数层,位于上述n型功函数层上方,且包裹环绕上述第一通道构件中的每一者;
一第二p型功函数层,包裹环绕上述第二通道构件中的每一者;
一第三p型功函数层,位于上述第二p型功函数层上方,且包裹环绕上述第二通道构件中的每一者;以及
一栅极覆盖层,位于上述第一p型功函数层的顶部表面以及上述第三p型功函数层的顶部表面上方,使得上述栅极覆盖层电性耦接上述第一p型功函数层与上述第三p型功函数层。
2.如权利要求1所述的半导体装置,其中:
上述第一通道构件在两个n型源极/漏极特征之间沿着一方向延伸;以及
上述第二通道构件在两个p型源极/漏极特征之间沿着上述方向延伸。
3.如权利要求2所述的半导体装置,其中当沿着上述方向观察时,上述栅极覆盖层的一截面包括T形。
4.如权利要求3所述的半导体装置,其中:
上述栅极覆盖层的上述截面包括一下方垂直部分以及一上方水平部分;以及
上述下方垂直部分延伸至上述第一p型功函数层与上述第三p型功函数层之中。
5.如权利要求1所述的半导体装置,其中上述栅极覆盖层所包括的厚度介于2纳米与约5纳米之间。
6.一种半导体装置,包括:
一第一源极/漏极特征以及一第二源极/漏极特征;
多个通道构件,沿着一方向在上述第一源极/漏极特征与上述第二源极/漏极特征之间延伸;
一栅极结构,包裹环绕上述通道构件中的每一者,且包括一功函数层;以及
一钨覆盖层,位于上述功函数层上方,其中上述钨覆盖层的沿着上述方向的截面包括一下方垂直部分以及一上方水平部分,且上述下方垂直部分延伸至上述功函数层之中。
7.如权利要求6所述的半导体装置,其中上述钨覆盖层的截面包括一T形。
8.如权利要求6所述的半导体装置,其中上述钨覆盖层的厚度介于约2纳米与约5纳米之间。
9.一种半导体装置的制造方法,包括:
在一基板上方形成一堆叠,其中上述堆叠包括由多个硅锗层插入的多个硅层;
自上述堆叠与上述基板形成一鳍状结构,上述鳍状结构包括一通道区域以及一源极/漏极区域;
在上述鳍状结构的上述通道区域上方形成一虚拟栅极堆叠;
在上述虚拟栅极堆叠上方沉积一栅极间隔物层;
掘入上述源极/漏极区域以形成一源极/漏极沟槽,其中上述源极/漏极沟槽曝露上述硅层与上述硅锗层的多个侧壁;
选择性地且部分地掘入上述硅锗层以形成多个内部间隔物凹槽;
在上述内部间隔物凹槽中形成多个内部间隔物特征;
在上述源极/漏极沟槽中沉积一源极/漏极特征,上述源极/漏极特征与上述硅层接触;
在沉积上述源极/漏极特征之后,移除上述虚拟栅极堆叠;
释放上述通道区域中的上述硅层以作为多个通道构件;
沉积多个栅极堆叠层以包裹环绕上述通道构件中的每一者;
回蚀刻上述栅极堆叠层以形成一栅极凹槽;以及
在上述栅极凹槽上方沉积一栅极覆盖层。
10.如权利要求9所述的半导体装置的制造方法,其中上述栅极覆盖层的沉积包括使用原子层沉积在上述栅极凹槽上方沉积钨。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210049817.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类