[发明专利]半导体装置，记忆体装置及其制造方法

说明书

一种半导体装置，记忆体装置及其制造方法，半导体装置包含沿垂直方向延伸的第一导电结构及沿垂直方向延伸的第二导电结构。第二导电结构沿一侧向与第一导电结构间隔开。半导体装置进一步包含多个第三导电结构，各个第三导电结构沿该侧向延伸。多个第三导电结构跨第一导电结构及第二导电结构设置。第一导电结构及第二导电结构各具有沿该侧向的变化宽度。根据第一导电结构及第二导电结构的变化宽度，多个第三导电结构具有个别不同的厚度。

技术领域

本揭露有关于半导体装置、记忆体装置及其制造方法。

背景技术

由于各种电子组件(如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在大多数情况下，集成密度的提高来自于最小特征尺寸的反复减小，这允许更多的组件整合至给定面积中。

发明内容

在本揭露的一态样中，揭示了一种半导体装置。该半导体装置包括沿垂直方向延伸的第一导电结构及沿垂直方向延伸的第二导电结构。第二导电结构沿一侧向与第一导电结构间隔开。该半导体装置进一步包含多个第三导电结构，各个第三导电结构沿该侧向延伸。多个第三导电结构跨第一导电结构及第二导电结构设置。第一导电结构及第二导电结构各个具有沿该侧向的变化宽度。根据第一导电结构及第二导电结构的变化宽度，多个第三导电结构具有各别不同的厚度。

在本揭露的另一态样中，揭示了一种记忆体装置。该记忆体装置包括沿垂直方向延伸的第一位元/源极线及沿垂直方向延伸的第二位元/源极线。记忆体装置进一步包含多个第一字元线，各个第一字元线沿第一侧向延伸。该记忆体装置进一步包含沿垂直方向延伸的第一记忆体膜。第一记忆体膜与多个第一字元线接触。该记忆体装置进一步包含沿垂直方向延伸的第一半导体通道。第一半导体通道与第一位元/源极线及第二位元/源极线以及与个别侧上的第一记忆体膜接触。第一位元/源极线及第二位元/源极线各个具有沿第一侧向延伸的宽度。宽度根据第一位元/源极线及第二位元/源极线的递增高度而递增。多个第一字元线具有个别厚度。厚度自多个第一字元线中最底一者至多个第一字元线中最顶一者递减。

在本揭露的另一态样中，揭示了一种制造记忆体装置的方法。该方法包括提供包含交替堆叠于彼此顶部上的多个绝缘层与多个牺牲层的堆叠。牺牲层具有个别不同的厚度。该方法进一步包含形成侧向延伸穿过堆叠的沟槽、形成沿沟槽侧壁延伸的记忆体膜、及形成沿沟槽侧壁延伸的半导体通道。该方法进一步包含分别用多个第一导电结构替换多个牺牲层，其中多个第一导电结构在侧向上延伸且继承该些不同厚度。该方法进一步包含形成沿垂直方向延伸的第二导电结构及第三导电结构。第二导电结构及第三导电结构分别与半导体通道的侧壁的末端部分接触。

附图说明

本揭露的态样在与随附附图一起研读时自以下详细描述内容来最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。

图1是根据一些实施例的半导体装置的透视图；

图2A至图2B是根据一些实施例的形成半导体装置的方法的实例流程图；

图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、及图13A示出了根据一些实施例的通过图2A至图2B的方法制作的实例半导体装置(或实例半导体装置的一部分)在各个制造阶段的透视图；

图13B及图13C示出了根据一些实施例的分别沿实例半导体装置的第一侧截面(例如，沿X方向)切割的俯视图及横截面图；

图14A至图14C分别是根据一些实施例的图13A至图13C的实例半导体装置的字元线厚度与通道长度、单元电流与通道长度、及单元电流与通道长度的关系图；

图15示出了根据一些实施例的沿实例半导体装置的第一侧截面(例如，沿X方向)切割的横截面图；

图16A至图16B分别是根据一些实施例的图15的实例半导体装置的字元线厚度与通道长度及单元电流与通道长度的关系图；