[发明专利]半导体装置及半导体装置的制造方法

说明书

提供一种半导体装置，半导体装置上形成涂布了绝缘膜的贯通孔，其中，半导体装置提高了产量。半导体装置配备有贯通孔、绝缘膜和配线层。关于具有贯通孔、绝缘膜和配线层的半导体装置，贯通孔在与半导体基板的预定面垂直的方向上贯通半导体基板。此外，绝缘膜覆盖贯通孔。此外，配线层包括在绝缘膜的外周和绝缘膜的内周之间的区域中布置在其表面上的伪栅极。

技术领域

本技术涉及半导体装置。具体地，本技术涉及其中形成贯通电极的半导体装置以及用于制造该半导体装置的方法。

背景技术

通常，为了小型化和高集成化，已经对在各种半导体装置中使用贯通电极的三维安装技术进行了研究和开发。例如，已经提出了一种半导体装置，其中在用绝缘膜覆盖的贯通电极的形成部分的外侧形成伪图案，同时避开形成部分(例如，参见专利文献1)。

引用列表

专利文献

专利文献1：日本专利申请公开号2010-21352

发明内容

本发明要解决的问题

在上述现有技术中，在贯通电极的形成部分不形成伪图案，从而抑制在贯通电极的侧壁产生的缺口。然而，如果在避免绝缘膜的内部覆盖贯通电极的同时形成伪图案，则层间绝缘膜的平坦性由于化学机械抛光(CMP)期间的过度抛光而劣化。因此，存在形成配线层时的产量劣化的可能性。

本发明是鉴于上述情况而完成的，其目的在于提高形成有被绝缘膜覆盖的贯通电极的半导体装置的产量。

问题的解决方案

为了解决上述问题而做出了本技术，并且其第一方面是一种半导体装置，该半导体装置包括：贯通电极，该贯通电极沿垂直于半导体基板的预定前表面的方向贯通半导体基板；绝缘膜，该绝缘膜覆盖贯通电极；以及配线层，该配线层包括布置在前表面上的绝缘膜的外周与绝缘膜的内周之间的区域中的伪栅极，以及用于制造该半导体装置的方法。因此，提供了提高产量的效果。

此外，在第一方面中，伪栅极可以不布置在内周的内部。因此，提供了促进贯通电极的形成的效果。

此外，在第一方面中，伪栅极可进一步布置在外周的外侧。因此，提供了提高产量的效果。

此外，在第一方面中，半导体基板可以包括形成在配线层下部的元件隔离区，并且伪栅极可以布置在元件隔离区的上部。因此，提供了通过元件隔离区上的伪栅极提高产量的效果。

此外，在第一方面中，伪栅极的面积比可不小于10％。因此，提供了形成适当的伪图案的效果。

另外，在第一方面中，在配线层上形成有预定数量的配线，配线在外周内侧的节距与配线在外周外侧的节距大致相同。因此，提供了便于装置设计的效果。

此外，在第一方面中，栅极电极可进一步布置在配线层中，并且伪栅极的材料可与栅极电极的材料相同。因此，提供了简化制造工序的效果。

此外，在第一方面中，伪栅极的材料可以是多晶硅、非晶硅、钨、钛、钽和铝中的任何材料。因此，提供了简化制造工序的效果。

此外，在第一方面中，在配线层中可进一步布置栅极电极，并且伪栅极的材料可与栅极电极的材料不同。因此，提供了防止金属污染的效果。

此外，在第一方面中，伪栅极的材料可以是氮化硅。因此，提供了防止金属污染的效果。

此外，在第一方面中，在贯通电极中，前表面侧的上端的横截面积可小于背表面侧的下端相对于前表面的横截面积，并且伪栅极可布置在绝缘膜的覆盖前表面的上端的外周与绝缘膜的覆盖上端的内周之间。因此，提供了减小贯通电极的有效长宽比的效果。