[发明专利]集成SBD的碳化硅MOSFET器件及其制备方法

说明书

本发明公开了一种集成SBD的碳化硅MOSFET器件及其制备方法，包括衬底、N‑外延层、P阱区、结型场效应区的P+区、源极槽区的P+区和N+区、第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；结型场效应区的P+区位于P阱区远离N+区的一侧；第二欧姆接触金属层覆盖结型场效应区的P+区背离N‑外延层的一面；第一肖特基接触金属层位于第二欧姆接触金属层远离P阱区的一侧；第二肖特基接触金属层设置在第二欧姆接触金属层背离结型场效应区的P+区的一侧，与结型场效应区的P+区平行。本发明在能够降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。

技术领域

本发明属于半导体技术领域，具体涉及一种集成SBD的碳化硅MOSFET器件及其制备方法。

背景技术

碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)具有低导通电阻、开关速度快、耐高温等特点，在高压变频、新能源汽车、轨道交通等领域具有巨大的应用优势。为提高SiC MOSFET电流能力，常通过压缩元胞的尺寸来增大通流面积，提高通流能力。在不断地压缩元胞尺寸时，源极孔接触面积也随之减小，源极接触电阻将变的很大，不利于器件整体电阻的降低。

同时，在电机驱动、牵引逆变等应用场景中，传统的做法是在SiC MOSFET外部并联一个肖特基二极管，利用外部反并联二极管的低导通压降实现反向续流能力。但对于模块来说，增加了封装面积，降低了整体器件模组的通流能力。另一种做法是利用SiC MOSFET本身内部集成的体二极管，对反向导通时候进行续流功能。但由于体二极管是PIN结构器件，会产生较高的开启压降和反向恢复损耗。同时SiC双极器件的导通会诱发电子-空穴复合，使得体内堆叠层扩展，器件压降增大、反向偏置漏电流增大，不利于碳化硅器件的可靠性。

因此，如何实现在不改变元胞尺寸前提下增大源接触面积，降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性，是本领域技术人员亟待解决的技术问题。

发明内容

本发明的主要目的是提供一种集成SBD的碳化硅MOSFET器件及其制备方法，以实现在不改变元胞尺寸前提下增大源接触面积，降低源极接触电阻，提升碳化硅器件的通流能力，提高碳化硅器件的可靠性。

针对上述问题，本发明提供了一种集成SBD的碳化硅MOSFET器件，包括若干个元胞结构，所述元胞结构包括衬底、形成于所述衬底上的N-外延层；位于所述N-外延层内的P阱区、结型场效应区的P+区、源极槽区的P+区和N+区；位于所述N-外延层上的第一欧姆接触金属层、第一肖特基接触金属层、第二欧姆接触金属层和第二肖特基接触金属层；

其中，所述P阱区和所述源极槽区的P+区相邻，所述N+区位于P阱区内，所述源极槽区的P+区与N+区相邻；

所述第一欧姆接触金属层的第一部分覆盖所述N+区背离所述N-外延层的一面的部分区域，所述第一欧姆接触金属层的第一部分覆盖所述N+区朝向所述源极槽区的P+区的一面的部分区域，所述第一欧姆接触金属层的第一部分覆盖所述源极槽区的P+区背离所述N-外延层的一面；

所述结型场效应区的P+区位于所述P阱区远离所述N+区的一侧；所述第二欧姆接触金属层覆盖所述结型场效应区的P+区背离所述N-外延层的一面；所述第一肖特基接触金属层与所述第二欧姆接触金属层并排排列，且所述第一肖特基接触金属层位于所述第二欧姆接触金属层远离所述P阱区的一侧；所述第二肖特基接触金属层设置在所述第二欧姆接触金属层背离所述结型场效应区的P+区的一侧，且与所述结型场效应区的P+区平行。

进一步地，上述所述的集成SBD的碳化硅MOSFET器件中，所述元胞结构还包括位于所述N-外延层上的栅氧化层；

所述栅氧化层位于所述第一欧姆接触金属层的第一部与所述第二肖特基接触金属层之间；

所述栅氧化层上形成有多晶硅栅电极，所述多晶硅栅电极的外周包覆有层间介质；