[发明专利]半导体封装结构

说明书

本公开提供的半导体封装结构，在重布线层(Redistribution Layer，RDL)与基板(Substrate)之间的线路设计中，将信号线路维持保留于基板，而将电源/接地线路设计于重布线层。相较于传统扇出型基板(FOSub)结构中将部分信号线路设计于线宽比基板更小的重布线层，本公开将信号线路维持保留于线宽比重布线层更大的基板以保持高速信号布局，不会有信号传输损耗，因此可以保持信号传输的完整性。

技术领域

本公开涉及半导体技术领域，具体涉及半导体封装结构。

背景技术

如图1所示的传统扇出型基板(FOSub)结构，重布线层2(Redistribution Layer，RDL)与基板1(Substrate)之间的线路设计通常是将信号线路设计于重布线层2，电源/接地(Power/Ground)线路设计于基板1。然而，当信号由基板1传输至重布线层2时，由于重布线层2的线路宽度相较于基板1的线路宽度更小，因此造成严重的信号传输损耗，不利于高速信号传输。

发明内容

本公开提供了一种半导体封装结构，包括：

第一线路结构，包括信号线路；

第二线路结构，包括电源/接地线路，所述第二线路结构设于所述第一线路结构上，所述第二线路结构包括重布线层；

电子组件，设于所述第二线路结构上；

在一些可选的实施方式中，所述第一线路结构的线路密度大于所述第二线路结构的线路密度。

在一些可选的实施方式中，所述第二线路结构的厚度小于所述第一线路结构的厚度。

在一些可选的实施方式中，所述第二线路结构的线宽大于所述第二线路结构的厚度。

在一些可选的实施方式中，所述第二线路结构中部分线路的线宽大于等于所述第一线路结构的线宽。

在一些可选的实施方式中，所述第二线路结构包括芯片键合区，所述第二线路结构中位于所述芯片键合区外线路的线宽大于第一线路结构的线宽。

在一些可选的实施方式中，所述芯片键合区外线路为所述电源/接地线路。

在一些可选的实施方式中，所述第二线路结构的一个线路具有不同尺寸的线宽，所述第二线路结构的一个线路中越靠近所述芯片键合区的线宽越小。

在一些可选的实施方式中，所述电源/接地线路呈电源/接地平面。

在一些可选的实施方式中，所述第一线路结构与所述第二线路结构之间的电连接路径是沿竖直方向。

在一些可选的实施方式中，所述第一线路结构通过导通孔电连接至所述第二线路结构。

在一些可选的实施方式中，所述电子组件包括有源元件和无源元件。

在一些可选的实施方式中，所述无源元件为电容器。

在一些可选的实施方式中，还包括：

模封层，设于所述第二线路结构上且包覆所述电子组件。

本公开提供的半导体封装结构，在重布线层(Redistribution Layer，RDL)与基板(Substrate)之间的线路设计中，其中基板包括核心基板(core substrate)，将信号线路维持保留于基板，而将电源/接地线路设计于重布线层。相较于传统扇出型基板(FOSub)结构中将部分信号线路设计于线宽比基板更小的重布线层，本公开将信号线路维持保留于线宽比重布线层更大的基板以保持高速信号布局，不会有信号传输损耗，因此可以保持信号传输的完整性。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：