[发明专利]半导体结构及半导体器件

说明书

本发明提供了一种半导体结构及半导体器件中，第一芯片的第一混合键合层中的第一焊盘组和晶圆的第二混合键合层中的第二焊盘组中的焊盘对应键合，至少一个第二焊盘组中的至少一个焊盘位于相邻的两个所述第一芯片之间的间隙中，由于位于间隙中焊盘是裸露的，可以直接扎针进行电性测试。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体器件。

背景技术

随着半导体技术进入后摩尔时代，为满足高集成度和高性能的需求，第一芯片结构向着三维方向发展。其中，通过键合技术实现“异质混合”是“超摩尔定律”的重要技术之一，键合工艺能够将不同工艺节点制程的第一芯片进行高密度的互连，实现更小尺寸、更高性能和更低功耗的系统级集成。现有的键合方式通常有晶圆与晶圆的键合(W2W)、第一芯片与第一芯片的键合(C2C)和第一芯片与晶圆的键合(C2W)。由于C2W可以剔除不良第一芯片且产率较高，因此受到全球半导体巨头的青睐。

C2W可以利用单纯的金属键合工艺或键合强度更高的混合键合工艺来实现，由于混合键合技术具有更高的I/O连接密度及更好的散热性能，从而得到了广泛的应用。然而，由于第一芯片和晶圆通常是面对面键合，焊盘位于键合面上，无法直接扎针，电性测试成为了难题。

发明内容

本发明的目的在于提供一种半导体结构及半导体器件，以解决芯片和晶圆键合后，焊盘位于键合面上，无法直接扎针进行电性测试的问题。

为了达到上述目的，本发明提供了一种半导体结构，包括若干第一芯片及晶圆，所述第一芯片上形成有第一混合键合层，所述晶圆上形成有第二混合键合层，所述第一芯片通过键合的所述第一混合键合层和所述第二混合键合层键合在所述晶圆上，且相邻的两个所述第一芯片之间具有间隙；

所述第一混合键合层中具有若干第一焊盘组，所述第一焊盘组中具有至少一个焊盘，所述第二混合键合层中具有若干第二焊盘组，所述第二焊盘组中具有至少两个彼此电性连接的焊盘；以及，

若干所述第一焊盘组和若干所述第二焊盘组中的焊盘对应键合，至少一个所述第二焊盘组中的至少一个所述焊盘位于所述间隙中，用于进行电性测试。

可选的，一个所述第一焊盘组与一个所述第二焊盘组中的焊盘对应键合；或者，一个所述第一焊盘组与至少两个所述第二焊盘组中的焊盘对应键合；或者，至少两个所述第一焊盘组与一个所述第二焊盘组中的焊盘对应键合。

可选的，所述第一芯片包括第一衬底及形成于所述第一衬底上的至少一个第一互连结构层，所述第一互连结构层与所述第一混合键合结构依次位于所述第一衬底的第一表面上；或者，一个所述第一互连层位于第一衬底的第一表面上，另一个所述第一互连结构层与所述第一混合键合层依次位于所述第一衬底的第二表面上；以及，

所述晶圆包括第二衬底及形成于所述第二衬底上的第二互连结构层，所述第二互连结构层与所述第二混合键合结构依次位于所述第二衬底的第一表面上。

可选的，所述第一互连结构层中具有若干电性隔离的第一互连结构，所述第一焊盘组中的焊盘与对应的所述第一互连结构电性连接；以及，

所述第二互连结构层中具有若干电性隔离的第二互连结构，所述第二焊盘组中的焊盘与对应的所述第二互连结构电性连接。

可选的，所述第二互连结构中具有若干层金属层，所述第二焊盘组中的焊盘与对应的所述第二互连结构中的顶层金属层直接电性连接，所述顶层金属层从所述第一混合键合层和所述第二混合键合层的键合面所在的区域中延伸至所述间隙所在的区域中。

可选的，所述第一混合键合层中还具有若干第三焊盘组，所述第三焊盘组中具有至少一个焊盘，所述第二混合键合层中具有若干第四焊盘组，所述第四焊盘组中具有至少一个焊盘；以及，

若干所述第三焊盘组和若干所述第四焊盘组中的焊盘对应键合。