[发明专利]半导体结构及其制作方法

说明书

本申请提供一种半导体结构及其制作方法，涉及半导体技术领域，用于解决半导体结构的性能较差技术问题，该制作方法包括：提供衬底，衬底包括依次层叠设置的第一半导体材料层、硅锗化合物层和第二半导体材料层；在衬底内形成沿第一方向延伸的第一沟槽和沿第二方向延伸的第二沟槽，第一沟槽和第二沟槽将衬底分隔成多个间隔设置的柱状结构；对柱状结构进行掺杂，硅锗化合物层形成沟道区；在每个柱状结构的外周面上形成介质层，以及位于介质层的外周面上形成栅极，栅极与至少部分沟道区相对。利用硅锗化合物层形成沟道区，可以提高沟道区中的电子迁移率，并改善短沟道效应，提高半导体结构的性能。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。

背景技术

随着半导体技术的发展，半导体结构的集成度要求不断提高。一方面，可以通过改善半导体结构，提高半导体结构的集成度。例如，动态随机存储器(Dynamic Random AccessMemory，简称DRAM)中通常包括多个存储单元，每个存储单元包括晶体管和电容器，电容器存储数据信息，晶体管控制电容器中的数据信息的读写。通过改善存储单元的拓扑结构，例如采用4F2存储单元，可以减少存储单元所占的面积，提高存储器的存储密度。另一方面，还可以通过减少半导体结构的特征尺寸，提高半导体结构的集成度，然而，随着导体结构的特征尺寸的缩小，晶体管易产生短沟道效应，导致半导体结构的性能较差。

发明内容

鉴于上述问题，本申请实施例提供一种半导体结构及其制作方法，用于提高半导体结构的性能。

本申请实施例的第一方面提供一种半导体结构的制作方法，其包括：提供衬底，所述衬底包括依次层叠设置的第一半导体材料层、硅锗化合物层和第二半导体材料层；在所述衬底内形成沿第一方向延伸的第一沟槽和沿第二方向延伸的第二沟槽，所述第一沟槽和所述第二沟槽将所述衬底分隔成多个间隔设置的柱状结构，所述柱状结构包括所述第二半导体材料层、所述硅锗化合物层和部分所述第一半导体材料层；对所述柱状结构进行掺杂，使得所述第一半导体材料层和所述第二半导体材料层中的一个形成源区，另一个形成漏区，所述硅锗化合物层形成沟道区；在每个所述柱状结构的外周面上形成介质层，以及位于所述介质层的外周面上形成栅极，所述栅极与至少部分所述沟道区相对。

本申请实施例提供的半导体结构的制作方法至少具有如下优点：

本申请实施例提供的半导体结构的制作方法中，柱状结构包括第二半导体材料层、硅锗化合物层和部分第一半导体材料层，第一半导体材料层和第二半导体材料层中的一个形成源区，另一个形成漏区，硅锗化合物层形成沟道区，柱状结构的外周面上形成介质层，以及位于介质层的外周面上形成栅极，栅极与至少部分沟道区相对，即源区、漏区、沟道区、介质层以及栅极形成垂直全环栅晶体管，在占用相同衬底面积时，通过增加柱状结构的高度可以增加沟道区的长度，便于改善晶体管的短沟道效应，同时，全环栅可以对沟道区进行四面控制，提高了沟道控制能力，进一步改善晶体管的短沟道效应，降低工作电压，提高半导体结构的性能。此外，利用硅锗化合物层形成沟道区，可以提高沟道区中的电子迁移率，降低垂直全环栅晶体管的饱和电压，进一步提高半导体结构的性能。

本申请实施例的第二方面提供一种半导体结构的制作方法，其包括：提供衬底，所述衬底包括依次层叠设置的第一半导体材料层、硅锗化合物层和第二半导体材料层；在所述衬底内形成沿第一方向延伸的第一沟槽，所述第一沟槽贯穿所述第二半导体材料层和所述硅锗化物层，并延伸至所述第一半导体材料层；通过掺杂使得位于相邻的两个所述第一沟槽之间的所述第一半导体材料层和所述第二半导体材料层中的一个形成源区，另一个形成漏区，所述硅锗化合物层形成沟道区；在所述衬底内形成沿第二方向延伸的第二沟槽，所述第二沟槽贯穿所述第二半导体材料层和所述硅锗化物层，并延伸至所述第一半导体材料层，所述第一沟槽和所述第二沟槽将所述衬底分隔成多个间隔设置的柱状结构；在每个所述柱状结构的外周面上形成介质层，以及位于所述介质层的外周面上形成栅极，所述栅极与至少部分所述沟道区相对。

本申请实施例提供的半导体结构的制作方法至少具有如下优点：