[发明专利]半导体存储装置

说明书

本发明涉及一种实现高集成化的半导体存储装置，具备：第1导电层，沿着第1方向延伸；第2导电层，在与第1方向交叉的第2方向上从第1导电层分离地配置，沿着第1方向延伸；多个半导体层，设置在第1导电层与第2导电层之间，具备在第1方向上排列的与第1导电层对置的第1区域、与第2导电层对置的第2区域、与第1区域的第1方向的一端及第2区域的第1方向的一端连接的第3区域、以及与第1区域的第1方向的另一端及第2区域的第1方向的另一端连接的第4区域；多个第1存储元件，分别设置在第1导电层与多个半导体层之间；以及多个第2存储元件，分别设置在第2导电层与多个半导体层之间。在第1方向上相邻的两个半导体层之间设置有空隙。

本申请享受以日本专利申请2021-037430号(申请日：2021年3月9日)为基础申请的优先权。本申请通过参照该基础申请而包含该基础申请的全部内容。

技术领域

以下所记载的实施方式涉及一种半导体存储装置。

背景技术

已知有一种半导体存储装置，其具备基板、在与该基板的表面交叉的方向上层叠的多个栅极、与该多个栅极对置的半导体层、以及设置在栅极与半导体层之间的栅极绝缘层。栅极绝缘层例如具备氮化硅(SiN)等绝缘性的电荷蓄积部、浮动栅极等导电性的电荷蓄积部等能够存储数据的存储部。

发明内容

本发明要解决的课题在于，提供一种能够高集成化的半导体存储装置。

一个实施方式的半导体存储装置具备：第1导电层，沿着第1方向延伸；第2导电层，在与第1方向交叉的第2方向上从第1导电层分离地配置，并沿着第1方向延伸；多个半导体层，设置在第1导电层与第2导电层之间，具备在第1方向上排列的、与第1导电层对置的第1区域、与第2导电层对置的第2区域、与第1区域的第1方向的一端以及第2区域的第1方向的一端连接的第3区域、以及与第1区域的第1方向的另一端以及第2区域的第1方向的另一端连接的第4区域；多个第1存储元件，分别设置在第1导电层与多个半导体层之间；以及多个第2存储元件，分别设置在第2导电层与多个半导体层之间。在第1方向上相邻的两个半导体层之间设置有空隙。

附图说明

图1是表示第1实施方式的半导体存储装置的示意性等效电路图。

图2是该半导体存储装置的示意性平面图。

图3是该半导体存储装置的示意性截面图。

图4是该半导体存储装置的示意性截面图。

图5是该半导体存储装置的示意性截面图。

图6是该半导体存储装置的示意性截面图。

图7是表示该半导体存储装置的制造方法的示意性截面图。

图8是表示该制造方法的示意性截面图。

图9是表示该制造方法的示意性截面图。

图10是表示该制造方法的示意性截面图。

图11是表示该制造方法的示意性截面图。

图12是表示该制造方法的示意性截面图。

图13是表示该制造方法的示意性截面图。

图14是表示该制造方法的示意性截面图。

图15是表示该制造方法的示意性截面图。

图16是表示该制造方法的示意性截面图。

图17是表示该制造方法的示意性截面图。

图18是表示该制造方法的示意性截面图。

图19是表示该制造方法的示意性截面图。

图20是表示该制造方法的示意性截面图。