[发明专利]半导体硅化钴膜层的制造方法、半导体器件及存储器

说明书

本公开提供了一种半导体硅化钴膜层的制造方法、半导体器件及存储器，属于半导体技术领域。该方法包括：提供硅衬底，所述硅衬底包括阵列区和位于所述阵列区外围的外围区；于所述阵列区形成第一接触区；于所述外围区形成第二接触区；于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层；其中，所述第一接触区表面钴的覆盖率高于所述第二接触区表面钴的覆盖率。该方法可在阵列区和外围区形成满足各自需求的钴层，从而在保证阵列区均匀性的同时，也能降低外围区的漏电流。

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体硅化钴膜层的制造方法、半导体器件及存储器。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，通常包括由多个重复的存储单元组成的阵列区和位于阵列区外围的外围区。外围区包括用于控制存储单元阵列排布的外围电路。

金属硅化物由于具有较低的电阻、良好的金属导电性等优势，已作为源漏栅接触材料和局部互联材料广泛应用于大规模集成电路之中。目前，通常采用一步沉积工艺在阵列区和外围区形成金属硅化物，作为互联结构。然而，随着半导体工艺器件结构及线宽的缩小，对于金属硅化物的性能要求更加苛刻，一步沉积工艺无法同时满足阵列区和外围区的需求。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种半导体硅化钴膜层的制造方法、半导体器件及存储器，阵列区和外围区形成满足各自需求的钴层，从而在保证阵列区均匀性的同时，也能降低外围区的漏电流。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种半导体硅化钴膜层的制造方法，包括：

提供硅衬底，所述硅衬底包括阵列区和位于所述阵列区外围的外围区；

于所述阵列区形成第一接触区；

于所述外围区形成第二接触区；

于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层；

其中，所述第一接触区表面钴的覆盖率高于所述第二接触区表面钴的覆盖率。

在本公开的一种示例性实施例中，于所述阵列区形成第一接触区包括：

于所述阵列区形成隔离结构和被所述隔离结构间隔开的多晶硅插塞，所述隔离结构凸出于所述硅衬底的表面，所述多晶硅插塞的顶表面低于所述隔离结构的顶表面；

其中，所述阵列区的所述硅衬底内形成有有源区，所述多晶硅插塞靠近所述硅衬底的一端与所述有源区接触，所述多晶硅插塞的顶表面形成所述第一接触区。

在本公开的一种示例性实施例中，于所述外围区形成第二接触区包括：

于所述外围区形成外围器件，所述外围器件包括晶体管，所述晶体管包括形成于所述硅衬底内的源极、漏极，以及形成于所述硅衬底表面的栅极；

暴露所述晶体管的源极、漏极或栅极，所述源极、所述漏极或/和所述栅极被暴露出的表面形成所述第二接触区。

在本公开的一种示例性实施例中，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层包括：

于所述阵列区沉积形成第一阻挡膜层，所述第一阻挡膜层至少覆盖所述第一接触区；

于所述第二接触区表面执行所述第二沉积，形成所述第二钴层；