[发明专利]半导体结构及其形成方法

说明书

本发明描述了一种半导体结构及其形成方法。该方法可包括在衬底上方形成鳍结构。该鳍结构可包括沟道层和所述沟道层与所述衬底之间的缓冲层。该方法可还包括在沟道层中形成凹槽结构。该凹槽结构可包括在缓冲层上方的底面。该方法可还包括在凹槽结构的底面上方形成第一外延层。该第一外延层可包括第一锗原子浓度。该方法可还包括在第一外延层上方形成第二外延层。该第二外延层可包括大于第一锗原子浓度的第二锗原子浓度。

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

半导体技术的进步增加了对更快处理系统具有更高性能的场效应晶体 管(FET)的需求。为了满足这一需求，重要的是减小FET的沟道电阻， 以最大程度地减少晶体管延迟(例如，电阻电容(RC)延迟)。FET的栅 极端子与FET的源极/漏极端子之间的欠叠会影响FET的沟道电阻。

发明内容

本申请的一些实施例提供了一种形成半导体结构的方法，包括：在衬 底上方形成鳍结构，其中，所述鳍结构包括沟道层和所述沟道层与所述衬 底之间的缓冲层；在所述沟道层中形成凹槽结构，其中，所述凹槽结构包 括位于所述缓冲层上方的底面；在所述凹槽结构的所述底面上方形成第一 外延层，其中，所述第一外延层包括第一锗原子浓度；以及在所述第一外 延层上方形成第二外延层，其中，所述第二外延层包括比所述第一锗原子浓度大的第二锗原子浓度。

本申请的另一些实施例提供了一种形成半导体结构的方法，包括：在 衬底上方形成鳍结构，其中，所述鳍结构包括沟道层，所述沟道层的顶面 被暴露并由与所述衬底不同的材料制成；在所述沟道层的所述顶面上方形 成栅极结构；在所述沟道层的第一部分中和所述沟道层的第二部分上方形 成凹槽结构，其中，所述凹槽结构与所述栅极结构相邻；以及在所述凹槽 结构中形成源极/漏极(S/D)外延层。

本申请的又一些实施例提供了一种半导体结构，包括：衬底；鳍结构， 在所述衬底上方，其中，所述鳍结构包括沟道层和位于所述沟道层与所述 衬底之间的缓冲层，并且其中，所述沟道层与所述缓冲层包括不同的锗原 子浓度；栅极结构，在所述鳍结构的第一部分上方；以及源极/漏极(S/D) 区，形成在所述鳍结构的第二部分上方，其中，所述鳍结构的所述第一部 分的所述沟道层的第一厚度大于所述鳍结构的所述第二部分的第二厚度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。

图1示出根据一些实施例的半导体器件的等距视图。

图2至图5示出根据一些实施例的半导体器件的截面图。

图6示出根据一些实施例的用于制造半导体器件的方法的流程图。

图7示出根据一些实施例的处于其制造工艺的各个阶段的半导体器件 的等距视图。

图8至图15示出根据一些实施例的处于其制造工艺的各个阶段的半导 体器件的截面图。

现在将参考附图描述说明性实施例。在附图中，相同参考标号通常表 示相同、功能类似和/或结构相同的元件。

具体实施方式

应该注意，说明书中对“一个实施例”、“实施例”、“示例性实施 例”、“示例性”等的引用指示所描述实施例可包括特定部件、结构或特 性，但是每个实施例可能不一定包括所述特定部件、结构或特性。而且， 此类短语不一定指同一实施例。另外，结合实施例描述特定部件、结构或 特性时，结合其他实施效果这种部件、结构或特性将在本领域技术人员的知识范围内。

应当理解，本文中的措词或术语是出于描述而非限制的目的，使得本 说明书的术语或措辞将由相关领域的技术人员根据本文中的教导进行解 释。