[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中结构包括：衬底；第一介质层、若干栅极结构以及若干源漏掺杂层；位于第一介质层和栅极结构上的第二介质层；位于第二介质层内的栅极导电层、以及位于栅极导电层上的保护层；位于第一介质层和第二介质层内的第一源漏导电开口；位于第一源漏导电开口内的第一源漏导电层，第一源漏导电层与源漏掺杂层电连接。通过先形成栅极导电层，之后再形成第一源漏导电层，使栅极导电层对应的栅极导电开口在刻蚀形成的过程中，不会受到自对准膜层的刻蚀限制而具有较大的空间，进而使得形成的栅极导电层的体积增大，能够有效降低栅极导电层和栅极结构之间的接触电阻，以此提升最终形成的半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存存储器的成本是技术发展的方向之一。对于所述或非门电擦除隧穿氧化层闪存存储器来说，能够采用自对准电接触(Self-Align Contact)工艺制作源区和漏区表面的导电结构，以此能够满足制作更小尺寸的闪存存储器的需求。

然而，现有技术中采用自对准电接触工艺所形成半导体结构仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底包括基底以及位于所述基底上的鳍部；位于所述衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面；位于所述隔离层上的若干栅极结构，所述栅极结构横跨所述鳍部，且覆盖所述鳍部的部分侧壁和顶部表面；位于所述栅极结构两侧鳍部内的源漏掺杂层；位于所述隔离层上的第一介质层，所述第一介质层覆盖所述栅极结构的侧壁，且暴露出所述栅极结构的顶部表面；位于所述第一介质层和所述栅极结构上的第二介质层；位于所述第二介质层内的栅极导电开口，所述栅极导电开口暴露出所述栅极结构的顶部表面，且所述栅极结构在所述衬底表面的投影位于所述栅极导电开口在所述衬底表面的投影内；位于所述栅极导电开口内的栅极导电层；位于所述第一介质层和所述第二介质层内的第一源漏导电开口；位于所述第一源漏导电开口内的第一源漏导电层，所述第一源漏导电层与所述源漏掺杂层电连接，且所述第一源漏导电层与所述栅极导电层之间电学隔离。

可选的，还包括：位于所述第一介质层内的第二源漏导电开口，所述第二源漏导电开口位于所述栅极结构两侧，且所述第二源漏导电开口暴露出所述源漏掺杂层；位于所述第二源漏导电开口内的第二源漏导电层，所述第二源漏导电层与所述源漏掺杂层表面，且所述第二源漏导电层的顶部表面低于所述第一介质层的顶部表面。

可选的，所述第一源漏导电层位于所述第二源漏导电层表面。

可选的，所述第二介质层还位于所述第二源漏导电开口内。

可选的，以位于所述第一源漏导电开口侧壁与所述栅极导电层和所述栅极结构之间的第一介质层和第二介质层作为电隔离层，通过所述电隔离层实现所述第一源漏导电层与所述栅极导电层之间电学隔离。

可选的，所述保护层的材料与所述第二介质层的材料不同；所述保护层的材料包括氮化硅或碳化硅；所述第二介质层的材料包括氧化硅。

可选的，所述栅极结构包括栅极层，且所述栅极层的材料包括金属。

可选的，还包括：位于所述栅极导电开口上的保护层开口；位于所述保护层开口内的保护层，所述保护层位于所述栅极导电层上，且所述栅极导电层在所述衬底表面上的投影位于所述保护层在所述衬底表面上的投影内。