[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中结构包括：衬底，所述衬底上具有若干鳍部；位于衬底上的第一栅极结构；位于第一栅极结构两侧的源漏掺杂层；位于衬底上的介质结构，介质结构高于第一栅极结构；位于介质结构内的第一开口；位于第一开口内的隔离结构；位于介质结构内的栅极导电开口；位于栅极导电开口内的栅极导电层，栅极导电层与第一栅极结构电连接。利用所述隔离结构作为形成的栅极导电开口的自对准膜层，有效提升了栅极导电开口形成的精准性，降低了电路短接问题的发生，以此提升最终形成的半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

电子工业已经历对更小和更快的电子器件需求的不断增长，更小和更快的电子器件能够同时支持更多数量的越来越复杂和尖端的功能。因此，半导体工业的持续趋势是制造低成本、高性能和低功率的集成电路(IC)。到目前为止，已经通过按比例缩小半导体IC尺寸(例如，最小特征尺寸)并且从而提高生产效率以及降低相关成本，在很大程度上实现了这些目标。然而，这种按比例缩小也使半导体制造工艺的复杂度增加。因此，半导体IC和器件的持续进步的实现需要半导体制造工艺和技术中的类似进步。

栅极作为器件的一部分，其材料极大地影响了器件的性能。传统的多晶硅栅极工艺由于存在“多晶硅耗尽”效应，影响器件导通，所以引入了金属栅极。为了获得更好的外延应力，需要在金属栅极超过5nm节点时进行切断，这一个过程不但能够获得良好的外形轮廓，而且能够收缩超过20nm的特征尺寸。

然而，现有技术中在金属栅极切断过程中仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底上具有若干平行于第一方向的鳍部；位于所述衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层的顶部表面低于所述鳍部的顶部表面；位于所述隔离层上的第一栅极结构，所述第一栅极结构沿第二方向横跨若干所述鳍部，所述第一方向与所述第二方向垂直；位于所述第一栅极结构侧壁的侧墙；位于所述第一栅极结构两侧鳍部内的源漏掺杂层；若干源漏导电层，所述源漏导电层连接所述第一栅极结构一侧的若干所述源漏掺杂层，所述第一栅极结构的顶部表面高于所述源漏导电层的顶部表面；位于所述隔离层上的介质结构，所述介质结构覆盖所述第一栅极结构和所述源漏导电层，且所述介质结构的顶部表面高于所述第一栅极结构和所述源漏导电层的顶部表面；位于所述介质结构内的第一开口，所述第一开口沿所述第一方向贯穿所述第一栅极结构，且暴露出部分所述隔离层；位于所述介质结构内的第二开口，所述第二开口暴露出所述源漏导电层的顶部表面；位于所述第一开口和所述第二开口内的隔离结构，所述隔离结构的材料与所述介质结构的材料不同；位于所述介质结构内且分别与所述隔离结构相邻的栅极导电开口，所述栅极导电开口暴露出所述第一栅极结构部分顶部表面、以及所述隔离结构的部分侧壁；位于所述栅极导电开口内的栅极导电层，所述栅极导电层与所述第一栅极结构电连接。

可选的，还包括：位于所述衬底上的若干第二栅极结构，所述第二栅极结构沿所述第二方向横跨若干所述鳍部，所述源漏掺杂层位于相邻的所述第一栅极结构和所述第二栅极结构之间，或者位于相邻的所述第二栅极结构之间。

可选的，所述介质结构包括：位于所述隔离层上的第一介质层，所述第一介质层覆盖所述第一栅极结构侧壁，且暴露出所述第一栅极结构的顶部表面、位于所述第一介质层上的第二介质层。

可选的，所述第一介质层的材料和所述第二介质层的材料相同。

可选的，所述隔离结构的材料包括：碳化硅、致密的氧化硅、氮碳硼化硅或氮氧化硅；所述第一介质层的材料和所述第二介质层的材料包括：氧化硅、低K介质材料或超低K介质材料。