[发明专利]半导体结构的制作方法

说明书

本发明涉及一种半导体结构的制作方法，包括：提供基片，基片包括衬底与掩膜层，衬底内形成有浅沟槽隔离结构，浅沟槽隔离结构将衬底隔离出多个间隔排布的有源区，掩膜层位于衬底上，且包括至少一层膜层，且基片具有位线接触原始孔，位线接触原始孔自掩膜层表面延伸至有源区内；于位线接触原始孔内填充牺牲掩膜；基于牺牲掩膜去除至少一层掩膜层，剩余的位线接触原始孔构成位线接触孔；去除牺牲掩膜；形成位线接触材料层，位线接触材料层填充位线接触孔，且用于形成位线接触结构。本申请可以有效降低位线接触结构之中的缝隙。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种半导体结构的制作方法。

背景技术

随着半导体线宽的逐渐减小, 存储器件的用于连接位线与有源区的位线接触结构相应的尺寸也逐渐减小。这导致基于传统工艺形成的位线接触结构之中会形成缝隙，从而导致最终形成的器件容易失效。

目前，通常采用调整位线接触结构的形成材料（如多晶硅）的浓度或者离子注入技术来解决该问题。该方法虽然能一定程度改善缝隙问题，但是形成的位线接触结构之中仍然会出现缝隙现象。

发明内容

基于此，有必要针对现有技术中的位线接触结构之中具有缝隙的问题提供一种半导体结构的制作方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构的制作方法，包括：

提供基片，所述基片包括衬底与掩膜层，所述衬底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述衬底隔离出多个间隔排布的有源区，所述掩膜层位于所述衬底上，且包括至少一层膜层，且所述基片具有位线接触原始孔，所述位线接触原始孔自所述掩膜层表面延伸至所述有源区内；

于所述位线接触原始孔内填充牺牲掩膜；

基于所述牺牲掩膜去除至少一层所述掩膜层，剩余的所述位线接触原始孔构成位线接触孔；

去除所述牺牲掩膜；

形成位线接触材料层，所述位线接触材料层填充所述位线接触孔，且用于形成位线接触结构。

在其中一个实施例中，所述基片的形成方法包括：

提供所述衬底；

于所述衬底上形成掩膜材料层；

对所述掩膜材料层进行图形化以形成所述掩膜层，所述掩膜层内形成有开口，所述开口定义出所述位线接触原始孔的位置及形状；

基于所述掩膜层进行刻蚀，以形成所述位线接触原始孔。

在其中一个实施例中，

所述于所述衬底上形成掩膜材料层之前，还包括：

于所述衬底上形成隔离材料层；

所述基于所述掩膜层进行刻蚀，以形成所述位线接触原始孔，包括：

基于所述掩膜层刻蚀所述隔离材料层，剩余的所述隔离材料层构成隔离层；

基于所述掩膜层以及所述隔离层进行刻蚀，以形成所述位线接触原始孔。

在其中一个实施例中，

所述形成位线接触材料层，包括：

于所述隔离层表面以及所述位线接触孔内形成所述位线接触材料层；

所述形成位线接触材料层之后，还包括：

去除所述隔离层表面的所述位线接触材料层，剩余的所述位线接触材料层构成位线接触结构。

在其中一个实施例中，所述于所述衬底上形成隔离材料层之前，还包括：

于所述衬底上形成绝缘材料层；