[发明专利]存储器及其制备方法

说明书

本申请实施例提供一种存储器及其制备方法，其中，所述方法包括：提供一衬底；其中，所述衬底包括第一N型有源区和第一P型有源区；形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区；形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层；其中，所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同；形成覆盖所述第一栅介质层的第一栅极，以形成第一NMOS器件；形成覆盖所述第二栅介质层的第二栅极，以形成第一PMOS器件。

技术领域

本申请涉及半导体技术领域，涉及但不限于一种存储器及其制备方法。

背景技术

在目前的动态随机存储器(Dynamic Random Access Memory，DRAM)中，功率晶体管以二氧化硅(SiO₂)作为电介质，但随着DRAM尺寸不断缩小，为解决SiO₂的漏电问题引入了高介电常数电介质金属栅极(High-k Metal Gate，HKMG)的概念，用于实现DRAM器件的进一步缩小。在引入高介电常数电介质金属栅极之后，如何进一步提高器件性能，成为亟待解决的问题。

发明内容

有鉴于此，本申请实施例提供一种存储器及其制备方法。

第一方面，本申请实施例提供一种存储器的制备方法，包括：

提供一衬底；其中，所述衬底包括第一N型有源区和第一P型有源区；

形成覆盖所述第一P型有源区的外延层；其中，所述外延层显露所述第一N型有源区；

形成覆盖所述第一N型有源区的第一栅介质层，同时形成覆盖所述外延层的第二栅介质层；其中，所述第一栅介质层的厚度和所述第二栅介质层的厚度基本相同；

形成覆盖所述第一栅介质层的第一栅极，以形成第一NMOS器件；形成覆盖所述第二栅介质层的第二栅极，以形成第一PMOS器件。

在一些实施例中，所述存储器还包括接口电路，所述接口电路包括第二NMOS器件和第二PMOS器件，所述第二NMOS器件的第二N型有源区和所述第二PMOS器件的第二P型有源区位于所述衬底中；

在形成所述外延层之前，所述方法还包括：

形成覆盖所述第一N型有源区、所述第一P型有源区、所述第二N型有源区和所述第二P型有源区的阻挡层；

去除覆盖所述第一P型有源区的所述阻挡层，直至显露所述第一P型有源区；

所述形成覆盖所述第一P型有源区的外延层，包括：

在去除覆盖所述第一P型有源区的所述阻挡层之后，形成所述外延层。

在一些实施例中，在形成覆盖所述第一栅介质层和所述第二栅介质层之前，所述方法还包括：

在形成所述外延层后，去除覆盖所述第一N型有源区、所述第二N型有源区和所述第二P型有源区的所述阻挡层；

形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层；其中，覆盖所述第二N型有源区的所述氧化层形成所述第二NMOS器件的第三栅介质层，覆盖所述第二P型有源区的所述氧化层形成所述第二PMOS器件的第四栅介质层；

去除覆盖所述第一N型有源区和所述外延层的所述氧化层，直至显露第一N型有源区和所述外延层。

在一些实施例中，覆盖所述外延层的氧化层包括第一部分和第二部分；

所述形成覆盖所述第一N型有源区、所述外延层、所述第二N型有源区和所述第二P型有源区的氧化层，包括：

氧化部分所述外延层，形成所述氧化层的第一部分；