[发明专利]半导体结构的制作方法

说明书

半导体结构的制作方法，包括制作半导体结构，其包括外延成长第一组成与第二组成交错的多个层状物的堆叠。层状物的该堆叠延伸越过半导体基板的第一区与第二区。蚀刻半导体基板的第二区中的层状物的堆叠以形成开口。进行钝化制程以将氯导向开口的至少一表面。在进行钝化制程之后，成长外延衬垫层于开口中。

技术领域

本发明实施例涉及半导体结构的制作方法，更特别涉及在外延制程之前钝化开口露出的表面。

背景技术

电子产业对更小且更快速的电子装置的需求持续增加，其可支援更多的复杂功能。综上所述，半导体产业中的持续趋势为制造低成本、高效能、与低能号的集成电路。因此可缩小半导体集成电路尺寸(如最小结构尺寸)以达这些远程目标，进而改善产能与降低相关成本。然而尺寸缩小议会增加半导体制造制成的复杂度。为了实现半导体集成电路与装置单元的持续进展，半导体制造制程与技术亦需类似进展。

虽然平面晶体管持续符合许多装置型态的技术需求，近来仍导入多栅极装置以增加栅极-通道耦合、降低关闭状态电流、与减少短通道效应而改善栅极控制。多栅极装置的一者为鳍状场效晶体管。鳍状场效晶体管的名称来自于鳍状结构，其形成于基板上并自基板延伸，且可用于形成场效晶体管的通道。另一多栅极装置为全绕式栅极晶体管，其可部分解决与鳍状场效晶体管相关的效能挑战。全绕式栅极装置的名称来自于其栅极结构可延伸并完全围绕通道，可比鳍状场效晶体管提供更加的静电控制。鳍状场效晶体管与全绕式栅极装置可与现有的互补式金属氧化物半导体制程(比如用于平面晶体管的制程)相容，且其三维结构在大幅缩小尺寸时仍可维持栅极控制并缓解短通道效应。一般而言，当平面装置效能不符合效能需求时，可实施鳍状场效晶体管装置。当鳍状场效晶体管不符合效能需求时，可实施全绕式栅极装置。因此必须准备基板以用于多种装置型态。现有技术无法完全符合所有方面的需求。

发明内容

本发明一实施例说明半导体结构的制作方法。方法包括外延成长第一组成与第二组成交错的多个层状物的堆叠。层状物的堆叠延伸越过半导体基板的第一区与第二区。方法包括蚀刻半导体基板的第二区中的层状物的堆叠，以形成开口。进行钝化制程以将氯导向开口的至少一表面。在进行钝化制程之后，成长外延衬垫层于开口中。

此处说明的另一实施例包括半导体结构的制作方法，其包括形成含有第一硅锗层与第二硅锗层的堆叠。形成第一硅层于第一硅锗层与第二硅锗层之间。蚀刻堆叠的第一区，包括移除第一硅层、第一硅锗层、与第二硅锗层的每一者的部分以提供开口，且开口的第一侧壁包括第一硅锗层、第一硅层、与第二硅锗层。进行钝化制程于第一侧壁上，以形成钝化侧壁。外延成长硅层于钝化侧壁上。

此处所述的又一实施例包括半导体结构的制作方法，其包括成长交错的硅层与硅锗层的外延堆叠于基板上。蚀刻开口于外延堆叠中，以露出基板表面。将氯化氢导向具有蚀刻的开口的基板；以及在导入氯化氢之后，在第一温度成长硅外延材料的第一部分于开口中，且在第二温度成长硅外延材料的第二部分于第一部分上，且第二温度大于第一温度。

附图说明

图1是本发明一或多个实施例中，制作多栅极装置或其部分的方法的流程图。

图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图9B、图10A、图10B、图11A、及图11B是一实施例中，依据图1的方法所形成的半导体结构200的等角图。

图2B、图3B、图4B、图5B、图6B、图7B、及图8B是一实施例中，依据图1的方法所形成的半导体结构200的剖视图。

图12是一实施例中，图1的方法的特定步骤的图式。

其中，附图标记说明如下：

T：过渡时段

X-X'：第一剖面

100：方法

102，104，106，108，110，112，114，116，118，120：步骤