[发明专利]基于重布线层的半导体封装结构及其封装方法

说明书

本发明提供一种基于重布线层的半导体封装结构及其封装方法，该封装结构包括第一芯片、至少一个重布线中介层、基板和至少一个第二芯片；所述第二芯片的一面与所述重布线中介层的第一面电连接，所述第一芯片的一面与所述重布线中介层的第二面电连接，所述重布线中介层的第一面与所述重布线中介层的第二面相背设置；所述基板设置有至少一个容置槽，每一所述容置槽内设置有至少一所述第二芯片，且所述第二芯片至少部分容置于所述容置槽内。通过在基板上开设容置槽，用于容置第二芯片，使得第一芯片与基板之间的距离减小，减小了第一芯片与基板之间的信号传输距离，有效降低信号延迟，提高处理性能。

技术领域

本发明涉及半导体连接技术领域，特别涉及一种基于重布线层的半导体封装结构及其封装方法。

背景技术

在过去几十年里，如摩尔定律所预期，随着制造、封装工艺等相关技术的进步，单颗芯片上可容纳的晶体管数目确实一直在成倍增长。但是随着半导体制造工艺越来越逼近硅材料的物理极限，7nm以下的先进制程已经不能带来成本的降低，反而因为面积缩小带来设计与制造成本的巨幅提升，摩尔定律已经无法维持原有的性能与价格的比例。

因此业界引入先进封装技术，可以把各种使用不同工艺制成的小面积芯片灵活集成在一起，成为一个高性能大“芯片”的同时又不至于付出过高的成本。

将多个不同面积芯片集成在一起时，需要对芯片进行连接，一种是采用连接件，利用热压缩键合将芯片连接，然而，这种连接需要极高精度，芯片之间的引脚如无法充分对齐，将导致产品不良，因此，这种连接方式容易造成良率下降。

在后摩尔时代，2.5D硅中介层(Interposer)异构集成技术在下一代高性能运算(HPC)产品中的应用越来越普及。有别于系统单芯片(SoC)将逻辑、存储器或射频(RF)等不同的系统功能整合在单一元件的作法，硅中介层则采用模组化的方式，将不同的功能放在不同的芯片上，其包括铜制程的微凸块(Micro Bump)和重分布层(RedistributionLayer)，芯片与芯片之间透过硅中介层的互连，其电性特征与芯片内互连的特征非常相似，此可大幅降低功耗和提高频宽。

上述通过重分布层将芯片连接的方式将会导致信号延迟，处理性能下降，依然无法满足目前芯片封装的要求

发明内容

基于此，有必要针对上述技术问题，提供一种基于重布线层的半导体封装结构及其封装方法。

一种基于重布线层的半导体封装结构，包括：第一芯片、至少一个重布线中介层、基板和至少一个第二芯片；

所述第二芯片的一面与所述重布线中介层的第一面电连接，所述第一芯片的一面与所述重布线中介层的第二面电连接，所述重布线中介层的第一面与所述重布线中介层的第二面相背设置；

所述基板设置有至少一个容置槽，每一所述容置槽内设置有至少一所述第二芯片，且各所述第二芯片至少部分容置于所述容置槽内。

在其中一个实施例中，所述第二芯片容置于所述容置槽内，且所述重布线中介层至少部分容置于所述容置槽内。

在其中一个实施例中，所述基板的第一面开设有至少一个所述容置槽，所述基板的第一面于所述容置槽的外侧设置有多个第一基板焊点，所述基板的第二面设置有多个第二基板焊点，各所述第一基板焊点与各所述第二基板焊点通过所述基板内的基板连接导线连接，所述基板的第一面与所述基板的第二面相背设置。

在其中一个实施例中，所述第一芯片的一面设置有多个第一连接焊点，所述第二芯片的一面设置有多个第二连接焊点，所述重布线中介层的第一面设置有多个第一连接金属片，所述重布线中介层的第二面设置有多个第二连接金属片，至少部分的所述第一连接焊点与至少部分的所述第一连接金属片一一对应连接，至少部分的所述第二连接焊点与至少部分的所述第二连接金属片一一对应连接。

在其中一个实施例中，所述重布线中介层的朝向所述第一芯片的一面与所述基板的朝向所述第一芯片的一面平齐。