[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：在伪栅结构两侧的初始叠层结构中形成凹槽，剩余的初始叠层结构用于作为叠层结构；在凹槽侧壁的沟道层上形成子掺杂层，且叠层结构中，相邻沟道层上的子掺杂层相接触用于构成初始过渡掺杂层；在初始过渡掺杂层的表面的部分厚度材料中掺杂离子，适于减小初始过渡掺杂层的耐刻蚀度；去除掺杂有离子的初始过渡掺杂层，剩余的初始过渡掺杂层用于作为过渡掺杂层；在凹槽相对侧壁上的过渡掺杂层之间形成主掺杂层，主掺杂层的离子掺杂浓度大于过渡掺杂层的离子掺杂浓度，且主掺杂层用于与过渡掺杂层构成源漏掺杂层。本发明实施例提高源漏掺杂层的形成质量、减少源漏掺杂层内部的缺陷，提升半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。

但是，目前器件的性能仍有待提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高源漏掺杂层的形成质量、减少源漏掺杂层内部的缺陷，提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，包括多个分立的器件单元区；所述基底包括衬底和凸出于所述器件单元区衬底的多个凸起部；隔离层，位于所述衬底上且围绕所述凸起部；沟道结构层，位于所述凸起部上方且与所述凸起部相间隔，所述沟道结构层包括一个或多个依次间隔设置的沟道层；多个栅极结构，位于所述器件单元区的隔离层上，所述栅极结构横跨所述沟道结构层且包围所述沟道层；源漏掺杂层，位于所述栅极结构两侧的凸起部上且与所述沟道结构层沿延伸方向的端部相接触；所述源漏掺杂层包括：过渡掺杂层，包括位于所述沟道结构层中的相邻沟道层上的子掺杂层，且相邻沟道层上的所述子掺杂层相接触，所述过渡掺杂层的侧壁为光滑的侧壁；主掺杂层，位于相邻所述沟道结构层沿延伸方向的端部上的过渡掺杂层之间且与所述过渡掺杂层相接触，所述主掺杂层的离子掺杂浓度高于所述过渡掺杂层的离子掺杂浓度。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括多个分立的器件单元区，所述基底包括衬底和凸出于所述器件单元区衬底的多个凸起部；所述凸起部上形成有初始叠层结构，包括多个自下而上依次堆叠的沟道叠层，每一个所述沟道叠层均包括牺牲层和位于所述牺牲层上的沟道层；在所述器件单元区形成多个横跨所述初始叠层结构的伪栅结构；在所述伪栅结构两侧的初始叠层结构中形成凹槽，剩余的初始叠层结构用于作为叠层结构；在所述凹槽侧壁的所述沟道层上形成子掺杂层，且所述叠层结构中，相邻沟道层上的子掺杂层相接触用于构成初始过渡掺杂层；在所述初始过渡掺杂层的表面的部分厚度材料中掺杂离子，所述掺杂离子适于减小初始过渡掺杂层的耐刻蚀度；去除掺杂有离子的所述初始过渡掺杂层，剩余的初始过渡掺杂层用于作为过渡掺杂层；在所述凹槽相对侧壁上的过渡掺杂层之间形成主掺杂层，所述主掺杂层的离子掺杂浓度大于所述过渡掺杂层的离子掺杂浓度，且所述主掺杂层用于与所述过渡掺杂层构成源漏掺杂层。

与现有技术相比，本发明实施例的技术方案具有以下优点：