[发明专利]半导体结构及其制备方法

说明书

本发明涉及一种半导体结构及其制备方法，包括：提供衬底，所述衬底上形成有层间介质层及位于层间介质层中的导电结构；于层间介质层及导电结构上形成第一隔离介质层；于第一隔离介质层中形成沟槽，所述沟槽暴露出导电结构的上表面及部分侧壁；于沟槽中填充形成导电层结构；其中，沟槽的底部侧壁与导电结构的暴露侧壁之间的距离为第一预设值，沟槽的底部与导电结构的上表面之间的距离为第二预设值。使得导电层结构能够完全填充沟槽且与导电结构完全接触，同时增加了导电层结构和导电结构的接触面积，减小了接触电阻，同时导电层结构与导电结构之间的接触面为倒插塞型结构，增大了导电层结构与导电结构之间的接触稳固性。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

典型的半导体结构的制备过程中，为了克服工艺偏差对上下接触孔对准的影响，保证上层导电结构对应的第一接触孔中的第一导电材料与下层导电结构对应的第二接触孔中的第二导电材料充分接触，设置第一接触孔的特征尺寸大于第二接触孔的特征尺寸，在刻蚀形成第一接触孔时，刻蚀停止在第二导电材料的上表面处并暴露第二导电材料的上表面，从而使得填充于第一接触孔中的第一导电材料与第二导电材料形成良好的接触。

然而，刻蚀第二导电材料和第二导电材料之间的层间介质层的刻蚀速率存在一定的偏差，以及为了保证第二导电材料的上表面能够完全暴露，一般会增加一些刻蚀时间，使得刻蚀露出第二导电材料时第二导电材料的部分侧壁会暴露出来，暴露出的侧壁与层间介质层之间会形成小的凹槽，这会导致后续填充的第一导电材料容易在凹槽处填充不完全，而形成空洞缺陷，进而影响第一导电材料与第二导电材料的接触，增加第一导电材料与第二导电材料之间的接触电阻，影响第一导电材料与第二导电材料之前的导电性能。

发明内容

基于此，有必要针对现有技术中的上述问题，提供一种半导体结构及其制备方法。

为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括：

提供衬底，所述衬底上形成有层间介质层及位于层间介质层中的导电结构；

于层间介质层及导电结构上形成第一隔离介质层；

于第一隔离介质层中形成沟槽，所述沟槽暴露出导电结构的上表面及部分侧壁；

于沟槽中填充形成导电层结构；

其中，沟槽的底部侧壁与导电结构的暴露侧壁之间的距离为第一预设值，沟槽的底部与导电结构的上表面之间的距离为第二预设值。

在其中一个实施例中，所述第一预设值不小于3纳米且不大于10纳米。

在其中一个实施例中，所述第二预设值不小于1纳米且不大于20纳米。

在其中一个实施例中，层间介质层和第一隔离介质层均包括氧化硅材料层。

在其中一个实施例中，沟槽的底部侧壁之间的距离不大于沟槽的顶部侧壁之间的距离。

在其中一个实施例中，沟槽至少包括倒梯形沟槽、长方形沟槽中的一种。

在其中一个实施例中，于第一隔离介质层中形成沟槽的步骤包括：

于第一隔离介质层上形成光刻掩膜图案，光刻掩膜图案的开口在衬底上的投影覆盖导电结构，且与导电结构的侧壁之间的距离大于或等于第一预设值；

以光刻掩膜图案为掩膜对第一隔离介质层进行图形化处理，在第一隔离介质层中形成沟槽。

在其中一个实施例中，于第一隔离介质层上形成光刻掩膜图案之前还包括：

于第一隔离介质层上形成掩膜层的步骤；

以光刻掩膜图案为掩膜对第一隔离介质层进行图形化处理的步骤包括：