[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件包括一基底；一鳍件，位在该基底上；一栅极结构，位在该鳍件上；一对源极/漏极区，位在该鳍件的两侧上；以及一磁性存储结构，位在该漏极区上并邻近该栅极结构；其中，该存储结构包含一下铁磁层、一通道阻障层以及一下铁磁层，该下铁磁层位在该漏极区上且具有可变磁极、该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上且具有固定磁极。

技术领域

本申请案主张2020年4月3日申请的美国正式申请案第16/839,838号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有嵌入式磁性存储结构的半导体元件，以及具有该嵌入式磁性存储结构的该半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括：一基底；一鳍件，位在该基底上；一栅极结构，位在该鳍件上；一对源极/漏极区，位在该鳍件的两侧上；以及一磁性存储结构，位在该漏极区上并邻近该栅极结构；其中，该存储结构包含一下铁磁层、一通道阻障层以及一上铁磁层，该下铁磁层位在该漏极区上且具有可变磁极、该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上且具有固定磁极。

在本公开的一些实施例中，该半导体元件还包括一下电极，位在该下铁磁层下方并邻近该栅极结构，其中该下电极的一宽度大于该下铁磁层的一宽度。

在本公开的一些实施例中，该半导体元件还包括一上电极，位在该上铁磁层上方并邻近该栅极结构，其中该上电极包含氮化钛、氮化钽、钛、钽或其组合。

在本公开的一些实施例中，该半导体元件还包括一存储节点接触点，电性耦接该下电极及该漏极区；二存储间隙子，位在该栅极结构的两侧。

在本公开的一些实施例中，该栅极结构包括一栅极隔离层、一栅极导电层以及一栅极填充层，该栅极隔离层位在该鳍件上，该栅极导电层位在该栅极隔离层上，该栅极填充层位在该栅极导电层上。

在本公开的一些实施例中，该半导体元件还包括一位元线接触点，位在该对源极/漏极的一源极区上；一抗铁磁层，设置在该上铁磁层与该通道阻障层之间。

在本公开的一些实施例中，该半导体元件还包括多个鳍件，沿着一第一方向延伸；多个栅极结构，位在该多个鳍件上，并沿着一第二方向延伸，该第二方向不同于该第一方向；以及多个存储结构，沿着该第二方向而被一隔离材料所分开，并位在二相邻栅极结构之间。

在本公开的一些实施例中，该多个栅极结构具有多个平坦上表面以及多个突部，所述突部朝向位在二相邻鳍件之间的该基底。

本公开的一实施例提供一种半导体元件，包括：一基底；多个纳米线，位在该基底的一表面上，并平行于该基底的该表面，其中该多个纳米线包括多个通道区以及多个源极/漏极区，而所述源极/漏极区位在每一通道区的两侧上；一栅极堆叠，围绕所述通道区设置；以及一磁性存储结构，位在该多个纳米线的其中一漏极区上，并位在邻近该栅极堆叠处；其中，该存储结构包括一下铁磁层、一通道阻障层以及一上铁磁层，该下铁磁层位在该漏极区上，该通道阻障层位在该下铁磁层上，该上铁磁层位在该通道阻障层上。

在本公开的一些实施例中，该多个纳米线垂直设置。