[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一鳍件、一栅极结构、一对源极/漏极区、一介电层以及一存储导电层，该鳍件位在该基底上，该栅极结构位在该鳍件上，该对源极/漏极区位在该鳍件的两侧上，该介电层位在该漏极区上并邻近该栅极结构，该存储导电层位在该介电层上。该漏极区、该介电层以及该存储导电层形成一存储结构。

技术领域

本申请案主张2020年4月3日申请的美国正式申请案第16/839,214号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有嵌入式动态存取存储器的半导体元件，以及具有该嵌入式动态存取存储器的该半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，具有一基底；一鳍件，位在该基底上；一栅极结构，位在该鳍件上；一对源极/漏极区，位在该鳍件的两侧上；一介电层，位在该漏极区上并邻近该栅极结构；以及一存储导电层，位在该介电层上；其中，该漏极区、该介电层以及该存储导电层形成一存储结构。

在本公开的一些实施例中，该栅极结构包括一栅极隔离层、一栅极导电层以及一栅极填充层，该栅极隔离层位在该鳍件上，该栅极导电层位在该栅极隔离层上，该栅极填充层位在该栅极导电层上。

在本公开的一些实施例中，该栅极隔离层与该介电层为一体成形，且该栅极导电层与该存储导电层为一体成形。

在本公开的一些实施例中，该栅极隔离层与该介电层由相同材料所制，且该栅极导电层与该存储导电层由相同材料所制。

在本公开的一些实施例中，该半导体元件还包括一栅极间隙子以及一存储间隙子，该栅极间隙子位在该栅极结构的其中一侧，该存储间隙子位在该存储结构的其中一侧。

在本公开的一些实施例中，该栅极间隙子与该存储间隙子将该栅极结构与该存储结构分开。

在本公开的一些实施例中，该半导体元件还包括一栅极间隙子以及一位元线接触点，该栅极间隙子位在该栅极结构的其中一侧，该位元线接触点位在该对源极/漏极的一源极区上，该栅极间隙子将该栅极结构与该位元线接触点分开。

在本公开的一些实施例中，该栅极导电层与该存储导电层具有相同高度。

在本公开的一些实施例中，该半导体元件还包括：多个鳍件，沿着一第一方向延伸；多个栅极结构，位在该多个鳍件上，并沿着一第二方向延伸，该第二方向不同于该第一方向；以及多个存储结构，沿着该第二方向而被一隔离材料所分开，并位在二相邻栅极结构之间。

在本公开的一些实施例中，该多个栅极结构具有多个平坦上表面以及多个突部，所述突部朝向位在二相邻鳍件之间的该基底。

本公开的另一实施例提供一种半导体元件，具有一基底；多个纳米线，位在该基底的一表面上，并平行于该基底的该表面，其中该多个纳米线包括多个通道区以及多个源极/漏极区，而所述源极/漏极区位在每一通道区的两侧上；一栅极堆叠，围绕所述通道区设置；以及一存储结构，位在该多个纳米线的其中一漏极区上，并位在邻近该栅极堆叠处；其中，该存储结构包括一下导电层、一介电层以及一上导电层，该下导电层位在该漏极区上，该介电层位在该下导电层上，该上导电层位在该介电层上。