[发明专利]三维（3D）半导体存储器件

权利要求书

1.一种三维(3D)半导体存储器件，包括：

外围电路结构，包括第一行解码器区域、第二行解码器区域以及在所述第一行解码器区域与所述第二行解码器区域之间的控制电路区域；

在所述外围电路结构上的第一电极结构和第二电极结构，其中所述第一电极结构和所述第二电极结构在第一方向上间隔开并且每个分别包括堆叠的电极；

在所述外围电路结构上的模制结构，其中所述模制结构设置在所述第一电极结构与所述第二电极结构之间，并包括堆叠的牺牲层；

垂直沟道结构，穿透所述第一电极结构和所述第二电极结构；

分隔绝缘图案，提供在所述第一电极结构与所述模制结构之间并穿透所述模制结构；以及

分隔结构，在所述第一方向上与所述第一电极结构交叉并延伸到所述分隔绝缘图案，

其中所述分隔绝缘图案在第二方向上的最大宽度大于所述分隔结构在所述第二方向上的最大宽度。

2.根据权利要求1所述的三维半导体存储器件，还包括：

穿透所述模制结构的虚设结构，

其中所述虚设结构包括至少一种与所述垂直沟道结构相同的材料。

3.根据权利要求1所述的三维半导体存储器件，还包括：

穿透所述模制结构的虚设接触，

其中所述虚设接触不延伸到所述外围电路结构。

4.根据权利要求1所述的三维半导体存储器件，还包括：

贯通接触，穿透所述模制结构以延伸到所述外围电路结构，

其中所述控制电路区域包括外围晶体管和在所述外围晶体管上的下互连线，以及

所述贯通接触连接所述下互连线中的最上面的一条。

5.根据权利要求1所述的三维半导体存储器件，还包括：

第一下半导体层，在所述外围电路结构与所述第一电极结构之间；以及

第二下半导体层，在所述外围电路结构与所述第二电极结构之间，

其中所述第一下半导体层和所述第二下半导体层在所述第一方向上间隔开。

6.根据权利要求5所述的三维半导体存储器件，还包括：

第三下半导体层，在所述外围电路结构与所述模制结构之间；

贯通接触，穿透所述模制结构以连接所述第三下半导体层；以及

接地线，在所述贯通接触上并电连接所述贯通接触。

7.根据权利要求1所述的三维半导体存储器件，其中所述模制结构的所述牺牲层将所述第一电极结构的电极物理地连接到所述第二电极结构的电极。

8.根据权利要求1所述的三维半导体存储器件，其中所述第一行解码器区域与所述第一电极结构的一侧相邻，以及

所述第二行解码器区域与所述第二电极结构的一侧相邻。

9.根据权利要求1所述的三维半导体存储器件，其中所述控制电路区域包括：

第一外围晶体管，提供在所述第一电极结构之下；

第二外围晶体管，提供在所述第二电极结构之下；以及

下互连线，在所述模制结构之下跨越，

其中所述第一外围晶体管通过所述下互连线电连接所述第二外围晶体管。

10.根据权利要求1所述的三维半导体存储器件，其中所述分隔绝缘图案的底表面的水平不同于所述分隔结构的底表面的水平。

11.根据权利要求1所述的三维半导体存储器件，其中所述垂直沟道结构中的每个包括：

垂直半导体图案；以及

垂直绝缘图案，设置在所述垂直半导体图案与所述堆叠的电极之间，

其中所述垂直绝缘图案包括数据存储层。