[发明专利]半导体结构及其形成方法

说明书

一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸立于衬底的鳍部，沿鳍部的延伸方向上，鳍部包括沟道区，沟道区用于形成叠层功函数层；在沟道区形成保形覆盖鳍部的顶部和侧壁的栅介质层；在沟道区形成保形覆盖栅介质层的第一功函数层；在相邻鳍部之间的第一功函数层上形成填充层，填充层至少露出鳍部顶部的第一功函数层，填充层的材料费米能级相较于叠层功函数层的材料费米能级更接近于鳍部的费米能级；形成覆盖第一功函数层和填充层的第二功函数层，第二功函数层和第一功函数层用于构成叠层功函数层。第二功函数层位于第一功函数层和填充层顶部，降低了第二功函数层中产生空洞缺陷的概率，提高器件阈值电压的均一性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k栅介质材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅极的引入，减小了半导体结构的漏电流。所述高k金属栅极包括功函数层，在制备过程中容易引起影响性能的问题，因此尽管高k金属栅极的引入能够在一定程度上改善半导体结构的电学性能，但是现有技术形成功函数层的方法仍有待提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，包括衬底以及凸立于所述衬底的鳍部，沿所述鳍部的延伸方向上，所述鳍部包括沟道区，所述沟道区用于形成叠层功函数层；栅介质层，保形覆盖所述沟道区的鳍部的顶部和侧壁；第一功函数层，保形覆盖所述栅介质层；填充层，位于相邻所述鳍部之间的第一功函数层上，所述填充层至少露出所述鳍部顶部的第一功函数层，所述填充层的材料费米能级相较于所述叠层功函数层的材料费米能级更接近于所述鳍部的费米能级；第二功函数层，覆盖所述第一功函数层和填充层，所述第二功函数层和第一功函数层用于构成叠层功函数层。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸立于所述衬底的鳍部，沿所述鳍部的延伸方向上，所述鳍部包括沟道区，所述沟道区用于形成叠层功函数层；在所述沟道区形成保形覆盖所述鳍部的顶部和侧壁的栅介质层；在所述沟道区形成保形覆盖所述栅介质层的第一功函数层；在相邻所述鳍部之间的第一功函数层上形成填充层，所述填充层至少露出所述鳍部顶部的第一功函数层，所述填充层的材料费米能级相较于所述叠层功函数层的材料费米能级更接近于所述鳍部的费米能级；形成覆盖所述第一功函数层和填充层的第二功函数层，所述第二功函数层和第一功函数层用于构成叠层功函数层。

与现有技术相比，本发明实施例的技术方案具有以下优点：