[发明专利]半导体结构及其形成方法

说明书

本发明实施例提供一种半导体结构及其形成方法，其中半导体结构的形成方法包括：提供基底，基底内具有沟槽，沟槽具有第一深度；在沟槽侧壁和底面形成第一栅极氧化层，在第一栅极氧化层表面形成第一栅极导电层，第一栅极氧化层和第一栅极导电层具有第二深度，第二深度小于第一深度；在未被第一栅极氧化层覆盖的沟槽表面形成第二栅极氧化层，在垂直于沟槽侧壁的方向上，第二栅极氧化层的等效栅氧厚度大于第一栅极氧化层的等效栅氧厚度；形成第二栅极导电层，第二栅极导电层填充满第二栅极氧化层和第一栅极导电层围成的凹槽。本实施例提供的半导体结构的形成方法，有利于提高半导体结构的性能。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构及其形成方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。随着DRAM制程工艺的持续演进，集成度不断提高，元件尺寸不断地微缩，DRAM单元中的晶体管漏电现象严重影响DRAM单元中的数据保持时间。

栅诱导漏极漏电流(Gate-Induced Drain Leakage，GIDL)是导致DRAM单元中的晶体管漏电的主要原因之一，栅诱导漏极漏电流是由栅漏交结处高电场效应引起的漏电流。随着DRAM制程工艺集成度不断提高，栅氧化层越来越薄，栅诱导漏极漏电流急剧增加。

如何降低GIDL，提高DRAM单元中的数据保持时间，成为本领域技术人员亟须解决的问题。

发明内容

本发明实施例提供一种半导体结构及其形成方法，有利于解决栅诱导漏极漏电流的问题。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有沟槽，所述沟槽具有第一深度；在所述沟槽侧壁和底面形成第一栅极氧化层，在所述第一栅极氧化层表面形成第一栅极导电层，所述第一栅极氧化层和所述第一栅极导电层具有第二深度，所述第二深度小于所述第一深度；在未被所述第一栅极氧化层覆盖的所述沟槽表面形成第二栅极氧化层，在垂直于所述沟槽侧壁的方向上，所述第二栅极氧化层的等效栅氧厚度大于所述第一栅极氧化层的等效栅氧厚度；形成第二栅极导电层，所述第二栅极导电层填充满所述第二栅极氧化层和所述第一栅极导电层围成的凹槽。

另外，所述基底内还包括掺杂区，所述掺杂区位于所述沟槽的两侧，且所述掺杂区具有第三深度，所述第二深度不小于所述第三深度。

另外，所述第一栅极氧化层和所述第二栅极氧化层的材料相同，在垂直于所述沟槽侧壁的方向上，所述第二栅极氧化层的厚度大于所述第一栅极氧化层的厚度。

另外，所述形成第二栅极氧化层的步骤包括：在所述第一栅极氧化层露出的所述沟槽的整个侧壁上形成初始第二栅极氧化层，去除靠近所述沟槽顶部的部分所述初始第二栅极氧化层，形成所述第二栅极氧化层。

另外，采用热氧化工艺形成所述初始第二栅极氧化层。

另外，形成所述第二栅极氧化层和所述第二栅极导电层的步骤包括：在形成所述第一栅极导电层后，形成填充满所述沟槽的初始第二栅极导电层，去除位于所述沟槽侧壁的部分所述初始第二栅极导电层形成缝隙，在垂直于所述沟槽侧壁的方向上，剩余的所述初始第二栅极导电层的厚度小于所述第一栅极导电层的厚度，剩余的所述初始第二栅极导电层为所述第二栅极导电层；形成填充满所述缝隙的所述第二栅极氧化层。

另外，采用化学气相沉积工艺形成填充满所述缝隙的所述第二栅极氧化层。

另外，形成的所述第二栅极氧化层至少部分位于所述第一栅极导电层顶面。

另外，还包括：形成保护层，所述保护层位于所述第二栅极氧化层和所述第二栅极导电层的顶面。

另外，在形成所述保护层之后，还包括：在相邻所述保护层之间的所述基底顶层形成位元线接触层，所述位元线接触层的底部远离所述保护层的顶面。