[发明专利]具有超通孔的半导体结构以及其制作方法

说明书

本发明公开一种具有超通孔的半导体结构以及其制作方法，该半导体结构包含一基底，一第一金属层间介电层、一第二金属层间介电层以及一第三金属层间介电层依序位于该基底上，其中该第一金属层间介电层中包含有至少一第一导电层，该第二金属层间介电层中至少包含有一掩模层，该第三金属层间介电层中至少包含有至少一第三导电层，以及一超通孔(super via)，贯穿该第二层间介电层，电连接该第一导电层以及该第三导电层，且部分该超通孔直接接触该第二金属层间介电层中的该掩模层。

技术领域

本发明涉及半导体制作工艺领域，尤其是涉及一种包含有超通孔(super via)的半导体结构及其制作方法。

背景技术

通孔(via)是物理电子电路中穿过一个或多个相邻层的平面的导线结构(例如，导线层)之间的电连接结构。例如，在集成电路设计中，通孔是绝缘氧化物层中的小开口，该开口允许不同导线层之间的导电连接。将金属的最下层连接至扩散层或多晶硅的通孔通常称为“接触”。

在通孔技术中，可以包含有穿过许多绝缘体层的超级通孔(super via)，例如，绕过绝缘层内的一个或多个导线结构，以与下方的导线结构连接。这提供了较佳的电阻特性，也最小化了较底层导线结构(例如在M0层)的电容，并提高了芯片制造过程中的面积效率。

发明内容

本发明提供一种半导体结构，包含一基底，一第一金属层间介电层、一第二金属层间介电层以及一第三金属层间介电层依序位于该基底上，其中该第一金属层间介电层中包含有至少一第一导电层，该第二金属层间介电层中至少包含有一掩模层，该第三金属层间介电层中至少包含有至少一第三导电层，以及一超通孔(super via)，贯穿该第二层间介电层，电连接该第一导电层以及该第三导电层，且部分该超通孔直接接触该第二金属层间介电层中的该掩模层。

本发明另提供一种半导体结构的制作方法，包含以下步骤：首先，提供一基底，接着依序形成一第一金属层间介电层、一第二金属层间介电层以及一第三金属层间介电层在该基底上，其中该第一金属层间介电层中包含有至少一第一导电层，该第二金属层间介电层中至少包含有一掩模层，该第三金属层间介电层中至少包含有至少一第三导电层，以及形成一超通孔(super via)，贯穿该第二层间介电层，电连接该第一导电层以及该第三导电层，且部分该超通孔直接接触该第二金属层间介电层中的该掩模层。

本发明提供一种具有超通孔的半导体结构以及其制作方法，通过本发明的流程所形成的半导体结构，其包含的超通孔结构电连接上下两层金属层间介电层的导线层或导电结构，且跳过中间至少一层金属层间介电层的导线层或是导电结构(例如，电连接第一金属层间介电层M1的第一导电层与第三金属层间介电层M3的第三导电层，而跳过第二金属层间介电层M2的第二导电层而不与其电连接)。此外，以自对准的方式形成的超通孔，在中段部分包含有至少一掩模层接触超通孔，可以作为支撑结构，并且可以避免原子扩散与对准不良等问题。总之，本发明提供的具有超通孔的半导体结构以及其制作方法，具有较佳的元件品质与制作工艺良率。

附图说明

图1到图10为本发明第一优选实施例制作半导体结构的示意图；

图11为本发明另一实施例半导体结构的剖面示意图。

主要元件符号说明

102:介电层

106:蚀刻停止层

108:低介电常数(low-k)介电层

110:双层掩模层

110a:下层掩模层

110b:上层掩模层

112:第一凹槽

112’:第一凹槽

114:第二凹槽

114’:第二凹槽