[发明专利]包括叠加标记的电子装置、包括叠加标记的存储器装置及相关方法

说明书

一种电子装置，其包括：至少一个高纵横比特征，其在基底材料堆叠中；叠加标记，其仅在所述基底材料堆叠的上部中或上；及额外材料堆叠，其邻近所述基底材料堆叠，所述额外材料堆叠包括所述至少一个高纵横比特征。公开额外电子装置及存储器装置，还公开在电子装置中形成高纵横比特征的方法。

优先权主张

本申请案主张2019年8月21日申请的题为“包括叠加标记的电子装置、包括叠加标记的存储器装置及相关方法(Electronic Devices Comprising Overlay Marks,MemoryDevices Comprising Overlay Marks,and Related Methods)”的序列号为16/546,759的美国专利申请案的申请日期的权益。

技术领域

本文中公开的实施例涉及电子装置及电子装置制造。更特定来说，本公开的实施例涉及包括高纵横比特征的电子装置上的叠加标记、包括高纵横比特征的存储器装置上的叠加标记，且还涉及在电子装置中形成高纵横比特征的方法。

背景技术

电子装置(例如，微电子装置、存储器装置)设计者通常希望通过减小个别特征的尺寸及通过减小相邻特征之间的分离距离来提高电子装置内的特征(例如，组件)的集成度或密度。电子装置设计者还希望设计不仅是紧凑的而且提供性能优点以及简化设计的架构。减小特征的尺寸及间隔对用于形成电子装置的方法提出了越来越高的要求。一种解决方案是形成三维(3D)电子装置，其中特征是竖直布置而非水平布置。为了形成特征，高纵横比(HAR)开口形成于材料堆叠中，其中一或多种材料随后形成于HAR开口中以产生HAR特征。

也称为对准标记或配准标记的叠加标记定位于材料堆叠上且用于在初始(例如，基底)材料堆叠之上形成一或多个材料堆叠(例如，层面)。常规3D电子装置的堆叠对用于常规对准及叠加工艺中的辐射的波长可为透明的。对准测量系统(例如，计量系统)通过用测量辐射束照射叠加标记、接收从叠加标记散射的测量辐射束的至少一部分及从经散射辐射确定叠加标记的位置来测量叠加标记的位置。切割道叠加标记特征与有源存储器阵列同时创建，且通常导致堆叠的透明材料与叠加标记的材料之间的不良光学对比。此导致常规3D电子装置出现大叠加误差及高良率损失。初始层面上的叠加对准标记用于以严格的叠加规范叠加随后层面。叠加标记由计量系统来检测，所述计量系统由光刻系统用于对准初始层面之上的随后形成的层面。随着3D电子装置中的HAR特征的纵横比增加，层面之间的叠加误差增加且产生不可校正的错误。另外，随着3D电子装置中的层面数增加，HAR特征沿着HAR特征的长度展现缺陷，例如倾斜、扭曲及临界尺寸(CD)变化。叠加对准标记展现类似于HAR特征的图案且沿着其长度包含类似缺陷。当辐射(例如，来自计量系统的检测信号)被叠加对准标记反射时，叠加对准标记中的缺陷致使由堆叠的块状体积(例如，下部及中间部分)引起的对准信号不同于由堆叠的上部引起的对准信号。因为堆叠是透明的，因此被叠加标记反射且被计量系统检测的辐射的显著部分由堆叠的块状体积促成，其包含缺陷的相对大百分比。由于从堆叠的其它部分接收到不正确信息，因此对准信号的差异导致叠加对准标记的错误且受损的检测。堆叠的上部与堆叠的其它部分之间的对准信号的差异导致叠加对准标记的错误且受损的检测。随着3D电子装置的多层面结构中的堆叠数增加，大叠加误差及高良率损失将继续增加。为了图案化厚存储器堆叠的层，使用厚牺牲硬掩模，其对用于常规对准及叠加工艺中的辐射的波长可为不透明的，且因此，需要额外半导体处理来实现叠加形貌转移。

发明内容

公开一种电子装置，且所述电子装置包括基底材料堆叠中的至少一个高纵横比特征。叠加标记仅在所述基底材料堆叠的上部中或上。额外材料堆叠在所述基底材料堆叠之上且包括所述至少一个高纵横比特征。

还公开另一电子装置。所述电子装置包括基底材料堆叠的阵列区中的至少一个高纵横比特征。叠加标记在所述基底材料堆叠的上部中或上。一或多个额外材料堆叠邻近所述基底材料堆叠且包括所述至少一个高纵横比特征。