[发明专利]包含含钌导电栅极的组合件

说明书

一些实施例包含具有包括钌的导电栅极的存储器单元。电荷阻挡区邻近于所述导电栅极，电荷存储区邻近于所述电荷阻挡区，隧穿材料邻近于所述电荷存储区，且沟道材料邻近于所述隧穿材料。一些实施例包含一种具有交替的绝缘层级与字线层级的竖直堆叠的组合件。所述字线层级含有包含钌的导电字线材料。半导体材料作为沟道结构延伸穿过所述堆叠。电荷存储区在所述导电字线材料与所述沟道结构之间。电荷阻挡区在所述电荷存储区与所述导电字线材料之间。一些实施例包含形成集成式组合件的方法。

相关专利资料

本专利要求2019年4月15日申请的第16/383,964号美国专利申请案的优先权和权益，所述专利申请案的公开内容以引用的方式并入本文中。

技术领域

包含含钌导电栅极的组合件(例如，NAND存储器架构)。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是快闪存储器的基本架构，且可配置成包括竖直堆叠的存储器单元。

在具体地描述NAND之前，可能有帮助的是更一般化地描述集成布置内的存储器阵列的关系。图1展示包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如用以传导信号WL0到WLm的字线)；以及第一数据线1006(例如用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX以确定要存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到所述存储器单元中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用以控制待对存储器单元1003执行的存储器操作，并且使用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应以选择第一数据线1006和第二数据线1013上的信号，所述信号可表示有待从存储器单元1003读取或有待被编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的A0到AX地址信号选择性地启动CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间在存储器阵列1002与I/O电路1017之间实现通信。