[实用新型]晶圆级芯片封装结构

说明书

本实用新型提供了一种晶圆级芯片封装结构，包括：第一封装层；固定于所述第一封装层表面的第一芯片；覆盖所述第一芯片和所述第一封装层的第二封装层；位于所述第二封装层上方的重新布线层，所述重新布线层电性连接所述第一芯片；位于所述重新布线层上方的第二芯片，所述第二芯片电性连接所述重新布线层。本实用新型通过引入第一封装层和第二封装层，获得了更稳定的制程特性，改善了封装结构的翘曲度，且制程结构整合性高；此外，通过引入多层结构还减小了封装结构的面积尺寸。

技术领域

本实用新型涉及半导体封装技术领域，特别是涉及一种晶圆级芯片封装结构。

背景技术

晶圆级芯片封装(WLCSP,Wafer Level Chip Scale Packaging)是一种极具应用前景的新型芯片封装方法，其不同于传统芯片封装工艺中先进行芯片切割而后封装测试的工艺，而是采用在整片晶圆上进行封装测试而后切割成裸芯片的工艺。这不但节省了封测成本，封装后的芯片成品尺寸也大幅减小。

目前，在晶圆级芯片封装的产品中，根据产品设计要求，存在需要在同一封装结构中封装多个芯片的情况。此外，对于晶圆级芯片封装，控制面内翘曲度也是提升产品良率、控制生产成本的重要因素。

然而，在现有的晶圆级芯片封装工艺条件下，多个芯片封装于同一封装结构不但会导致封装结构的面积尺寸大幅增加，也很难整合集成于现有制程中，难以获得稳定的制程特性，甚至导致芯片性能下降；而超过制程规格的晶圆面内翘曲度还会导致器件结构在应力的作用下发生形变，进而影响产品良率。

因此，有必要提出一种新的晶圆级芯片封装结构，解决上述问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种晶圆级芯片封装结构，用于解决现有技术中多芯片封装面积尺寸大，制程不稳定且容易发生翘曲的问题。

为实现上述目的及其它相关目的，本实用新型提供了一种晶圆级芯片封装结构，其特征在于，包括：

第一封装层；

固定于所述第一封装层表面的第一芯片；

覆盖所述第一芯片和所述第一封装层的第二封装层；

位于所述第二封装层上方的重新布线层，所述重新布线层电性连接所述第一芯片；

位于所述重新布线层上方的第二芯片，所述第二芯片电性连接所述重新布线层。

作为本实用新型的一种可选方案，所述第二封装层中还形成有连接所述重新布线层和所述第一芯片的通孔。

作为本实用新型的一种可选方案，所述重新布线层包括至少一层金属布线层和包裹所述金属布线层的电介质层。

作为本实用新型的一种可选方案，在所述重新布线层上还形成有焊球。

作为本实用新型的一种可选方案，在所述重新布线层和所述第二芯片之间还形成有填充层。

如上所述，本实用新型提供了一种晶圆级芯片封装结构，通过引入第一封装层和第二封装层，获得了更稳定的制程特性，改善了封装结构的翘曲度，且制程结构整合性高；此外，通过引入多层结构还减小了封装结构的面积尺寸。

附图说明

图1显示为本实用新型实施例一中提供的晶圆级芯片封装结构的制备方法的流程图。

图2显示为本实用新型实施例一中提供的第一支撑衬底的截面示意图。

图3显示为本实用新型实施例一中提供的放置第一芯片后的截面示意图。

图4显示为本实用新型实施例一中提供的形成第一封装层后的截面示意图。