[发明专利]半导体存储器器件及其制造方法

说明书

公开了一种半导体存储器器件。所述器件可以包括：第一杂质区域和第二杂质区域，设置在衬底中且彼此间隔开，所述第二杂质区域具有比所述第一杂质区域高的顶表面；器件隔离图案，介于所述第一杂质区域与所述第二杂质区域之间；第一接触塞，与所述第一杂质区域接触并具有比所述第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于所述第一接触塞与所述第二杂质区域之间；第一保护间隔物，介于所述间隙填充绝缘图案与所述第二杂质区域之间；以及第一间隔物，与所述第一接触塞的侧表面和所述器件隔离图案接触，并且介于所述第一保护间隔物与所述间隙填充绝缘图案之间。

相关申请的交叉引用

本专利申请要求于2020年3月17日在韩国知识产权局递交的韩国专利申请No.10-2020-0032824的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及一种半导体存储器器件及其制造方法。

背景技术

由于半导体器件的小尺寸、多功能和/或低成本的特性，它们被视为电子工业中的重要元件。在近来的电子工业中，对高度集成的半导体器件有着巨大的需求。为了增加半导体器件的集成密度，期望减小构成半导体器件的图案的线宽。然而，需要新颖且昂贵的曝光技术来减小图案的线宽，并因此，变得难以增加半导体器件的集成密度。近来，正在研究各种新技术以增加半导体存储器器件的集成密度。

发明内容

本发明构思的实施例提供了具有提高的可靠性的半导体存储器器件。

本发明构思的实施例提供了一种制造高度可靠的半导体存储器器件的方法。

根据本发明构思的实施例，一种半导体存储器器件，可以包括：第一杂质区域和第二杂质区域，设置在衬底中并彼此间隔开，第二杂质区域的顶表面高于第一杂质区域的顶表面；器件隔离图案，介于第一杂质区与第二杂质区之间的；第一接触塞，与第一杂质区域接触，并且具有比第二杂质区域的顶表面低的底表面；间隙填充绝缘图案，介于第一接触塞与第二杂质区域之间；第一保护间隔物，介于间隙填充绝缘图案与第二杂质区域之间；第一间隔物，与第一接触塞的侧表面和器件隔离图案接触，并且介于第一保护间隔物与间隙填充绝缘图案之间。

根据本发明构思的实施例，一种半导体存储器器件，可以包括：器件隔离图案，设置在衬底中以限定多个有源区域；凹陷区域，限定在器件隔离图案和衬底中，并且具有彼此相对的第一内侧表面和第二内侧表面；第一杂质区域和第二杂质区域，分别设置在多个有源区域的第一有源区域和多个有源区域的第二有源区域中，第一杂质区域设置在通过凹陷区域的底表面暴露的衬底中；位线接触，与第一杂质区域接触并设置在凹陷区域中；第一保护间隔物，覆盖凹陷区域的第一内侧表面；以及第二保护间隔物，覆盖凹陷区域的第二内侧表面。第一保护间隔物和第二保护间隔物可以包括相同的材料并具有彼此不同的形状。

根据本发明构思的实施例，一种半导体存储器器件，可以包括：器件隔离图案，设置在衬底中以限定多个有源区域；凹陷区域，限定在器件隔离图案和衬底中，并且具有彼此相对的第一内侧表面和第二内侧表面；第一杂质区域和第二杂质区域，分别设置在多个有源区域的第一有源区域和多个有源区域的第二有源区域中，第一杂质区域设置在通过凹陷区域的底部暴露的衬底中；位线接触，与第一杂质区域接触并设置在凹陷区域中；第一保护间隔物，覆盖凹陷区域的第一内侧表面；以及第二保护间隔物，覆盖凹陷区域的第二内侧表面。第一保护间隔物可以与衬底接触，并且第二保护间隔物可以与衬底间隔开。