[发明专利]半导体晶圆及半导体芯片

说明书

本发明涉及一种半导体晶圆及半导体芯片。根据实施方式，在半导体晶圆，形成有分别设置着电路元件的多个第1区域、及多个第1区域之间的第2区域。半导体晶圆在多个第1区域的边缘与第2区域中将多个第1区域单片化时要被切断的第3区域之间，具备在沿与衬底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料的第1结构体。

相关申请案的引用

本申请案享有2020年3月9日提出申请的日本专利申请案2020-039826号的优先权的利益，且该日本专利申请案的所有内容被引用在本申请案中。

技术领域

一般来说，本实施方式涉及一种半导体晶圆及半导体芯片。

背景技术

半导体芯片是通过利用例如切割工序将设置有多个芯片区域的半导体晶圆的各个芯片区域分离而产生的。在芯片区域间，设置有切割时可以牺牲的区域。设置在芯片区域间的该区域可称为切口区域。

将半导体晶圆切割以使其单片化成半导体芯片时，或者使其单片化成半导体芯片后，有时在切口区域中材料膜会从衬底剥离。如果材料膜的剥离所致的裂痕从切口区域向芯片区域延展，那么会造成半导体芯片不良。

发明内容

根据本实施方式，在半导体晶圆，形成有分别设置着电路元件的多个第1区域、及所述多个第1区域之间的第2区域。所述半导体晶圆在所述多个第1区域的边缘与所述第2区域中将所述多个第1区域单片化时要被切断的第3区域之间，具备在沿与衬底的表面垂直的第1方向延伸的第1凹部嵌入有第1嵌入材料的第1结构体。

附图说明

图1是从正面侧观察第1实施方式的半导体晶圆的俯视图的一例。

图2是从第1实施方式的半导体晶圆的正面观察的局部放大俯视图。

图3是沿图2中的切断线III-III切断所见的剖视图。

图4是在图3的切割线的位置利用刀片进行切断之后的第1实施方式的半导体晶圆的剖视图。

图5是第1实施方式的断裂面的放大图。

图6(A)～(D)是用来说明形成第1实施方式的引导结构的工序的一例的示意图。

图7是表示半导体芯片为具有三维存储单元阵列的NAND(Not And，与非)型闪速存储器的存储器芯片的情况下的第1实施方式的半导体晶圆的构成的示意图。

图8是用来说明第2实施方式的引导结构的一例的图。

图9是在切割线的位置利用刀片进行切断之后的第2实施方式的半导体晶圆的剖视图。

图10(A)～(E)是用来说明形成第2实施方式的引导结构的工序的一例的示意图。

图11是用来说明第3实施方式的引导结构的一例的图。

图12是将第3实施方式的引导结构的截面放大的图。

图13是在切割线的位置利用刀片进行切断之后的第3实施方式的半导体晶圆的剖视图。

图14是在切割线的位置利用刀片进行切断之后的第3实施方式的半导体晶圆的另一示例的剖视图。

图15是第4实施方式的半导体晶圆的剖视图。

图16是在切割线的位置利用刀片进行切断之后的第4实施方式的半导体晶圆的剖视图。

图17是从第5实施方式的半导体晶圆的正面观察的局部放大俯视图。

图18是沿图17中的切断线XVIII-XVIII切断所见的剖视图。