[发明专利]一种半导体封装器件

说明书

本申请公开了一种半导体封装器件，该半导体封装器件包括：基板、多个第一封装元件和电连接件，其中，多个第一封装元件层叠设置于基板上，第一封装元件包括至少一个主芯片和电连接结构，电连接结构与主芯片的功能面上的焊盘电连接且具有外露的位于第一封装元件侧面的部分；电连接件位于层叠设置的多个第一封装元件的侧面，且与位于多个第一封装元件侧面的电连接结构以及基板电连接。通过上述方式，本申请能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体封装器件。

背景技术

随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。

现有技术中，半导体封装器件内堆叠后的主芯片上通常设有一个贯穿的通孔，通孔内填充有导电材料以使主芯片之间以及基板实现互连；或者，半导体封装器件内的主芯片交错层叠设置，上方的主芯片不完全覆盖下方的主芯片以使主芯片的焊盘露出，主芯片的焊盘之间和靠近基板的主芯片的焊盘与基板之间设有键合线，以使主芯片之间以及基板实现互连。

本申请的发明人在长期的研究过程中发现，现有的半导体封装器件中，设有通孔的主芯片的结构强度较差，而交错层叠的主芯片所占的体积较大，且键合线的连接处也较为薄弱，难以兼顾体积小且连接可靠的要求。

发明内容

本申请主要解决的技术问题是提供一种半导体封装器件，能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装器件，该半导体封装器件包括：基板、多个第一封装元件和电连接件。其中，多个第一封装元件层叠设置于所述基板上，所述第一封装元件包括至少一个主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接且具有外露的位于所述第一封装元件侧面的部分；电连接件，位于层叠设置的所述多个第一封装元件的侧面，且与位于所述多个第一封装元件侧面的所述电连接结构以及所述基板电连接。

其中，所述第一封装元件还包括：第一塑封层和第一绝缘层，位于所述主芯片的功能面一侧，且所述第一绝缘层相对所述第一塑封层远离所述主芯片，至少部分所述电连接结构位于所述第一塑封层和所述第一绝缘层之间；其中，位于所述第一封装元件的侧面的至少部分所述电连接结构从所述第一塑封层和所述第一绝缘层中露出。

其中，所有所述电连接结构位于所述第一塑封层和所述第一绝缘层之间，且所述电连接结构的侧面与所述第一塑封层和所述第一绝缘层的侧面齐平；或者，部分所述电连接结构位于所述第一塑封层和所述第一绝缘层之间，其余部分所述电连接结构覆盖所述第一塑封层的侧面，且所述其余部分所述电连接结构与所述第一绝缘层的侧面齐平。

其中，所述电连接件为条形的硬质导电件，所述电连接件靠近面向所述多个第一封装元件的一侧设有与所述电连接结构电连接的第一导电部，所述电连接件面向所述基板的一侧设有与基板电连接的第二导电部；其中，所述第一导电部和所述第二导电部电连接。

其中，所述基板对应所述电连接件的位置设置有凹槽，至少部分所述电连接件位于所述凹槽内，且所述多个第一封装元件的侧面与所述凹槽的侧壁齐平；或者，所述基板设置有所述多个第一封装元件的表面平整。

其中，当所述基板设置有所述凹槽时，所述电连接件位于所述凹槽内的部分设置有导电孔，所述导电孔的延伸方向与所述多个第一封装元件的堆叠方向非平行，且所述导电孔的一端与对应位置处的所述基板内的电路从所述凹槽中露出部分电连接。

其中，所述电连接件为L型或Z型的柔性导电件，所述电连接件包括第一连接部以及自所述第一连接部非平行延伸的第二连接部，所述第一连接部与所述多个第一封装元件的侧面的所述电连接结构电连接，所述第二连接部与所述基板电连接。

其中，所述基板设置有所述多个第一封装元件的表面平整。