[发明专利]具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法

说明书

本发明公开了一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法，所述器件包括衬底、N+缓冲区、P‑基区、P+缓冲区、P+区、SiO₂钝化层、阴极和阳极，其中，衬底、N+缓冲区、P‑基区、P+缓冲区和P+区自下而上依次设置；SiO₂钝化层覆盖在P‑基区、P+缓冲区和P+区的外周，且SiO₂钝化层的上端覆盖P‑基区上表面的一部分，SiO₂钝化层的下端覆盖N+缓冲区上表面未被P‑基区覆盖的区域；阴极设置在衬底的下表面；阳极设置在P+区的上表面未被SiO₂钝化层覆盖的区域，且阳极与SiO₂钝化层接触。该器件能够缩短碳化硅基DSRD的脉冲前沿，降低器件功耗，降低工艺复杂度，提升器件可靠性。

技术领域

本发明属于DSRD器件技术领域，具体涉及一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法。

背景技术

DSRD(Drift Step Recovery Diodes，漂移阶跃快恢复二极管)是一种半导体断路开关二极管，具有高效率、高可靠性、连续工作时间长和体积小等特点，通常作为关键器件应用于UWB(Ultra Wide Band，超宽带)脉冲信号源。

由于硅材料的理论极限，硅基DSRD已无法满足多数几千伏甚至是几十千伏的脉冲系统的要求。碳化硅材料具有比硅材料高的禁带宽度、饱和漂移速度、热导率、临界击穿电场和抗辐照能力，使得碳化硅基DSRD器件的性能优于硅基DSRD。在同等电压等级要求的脉冲系统中，碳化硅基DSRD的串联数量远小于硅基DSRD，极大地节省了系统的体积；同时漂移区厚度的降低和饱和漂移速度的提升能够降低器件的电压上升时间，使得碳化硅基DSRD可以工作在高频、高速条件下。

然而，由于目前碳化硅材料的载流子寿命和迁移率较低和杂质不完全离化效应的影响，使得常规碳化硅基DSRD在脉冲放电的反向泵浦阶段局部偏离电中性，影响载流子抽取速度，从而导致电压脉冲前沿时间长、电压脉冲峰值低、器件功耗大，难以充分发挥碳化硅材料的优势，限制了DSRD器件的性能。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种具有P型变掺杂基区的碳化硅基DSRD器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个方面提供了一种具有P型变掺杂基区的碳化硅基DSRD器件，包括衬底、N+缓冲区、P-基区、P+缓冲区、P+区、SiO₂钝化层、阴极和阳极，其中，

所述衬底、所述N+缓冲区、所述P-基区、所述P+缓冲区和所述P+区自下而上依次设置；

所述SiO₂钝化层覆盖在所述P-基区、所述P+缓冲区和所述P+区的外周，且所述SiO₂钝化层的上端覆盖所述P-基区上表面的一部分，所述SiO₂钝化层的下端覆盖所述N+缓冲区上表面未被所述P-基区覆盖的区域；

所述阴极设置在所述衬底的下表面；

所述阳极设置在所述P+区的上表面未被所述SiO₂钝化层覆盖的区域，且所述阳极与所述SiO₂钝化层接触。

在本发明的一个实施例中，所述N+缓冲区为N型SiC材料，掺杂浓度为1×10¹⁸cm^-3，掺杂离子为氮离子。

在本发明的一个实施例中，所述P-基区为P型SiC材料，掺杂浓度为1×10¹⁵cm^-3至2×10¹⁶cm^-3且由上向下递增，掺杂离子为铝离子。

在本发明的一个实施例中，所述P+缓冲区为P型SiC材料，掺杂浓度为1×10¹⁷cm^-3，掺杂离子为铝离子。