[发明专利]包含垂直集成电路的半导体组合件及其制造方法

说明书

本申请案涉及包含垂直集成电路的半导体组合件及其制造方法。在一些实施例中，所述半导体组合件包括安装于逻辑装置之上的至少一个存储器装置及安置于所述存储器装置与所述逻辑装置之间的导热层、热绝缘体中介层或其组合。所述导热层包含经配置以跨水平平面传递热能的结构。所述热绝缘体中介层包含经配置以减少所述逻辑装置与所述存储器装置之间的热传递的结构。

相关申请案的交叉参考

本申请案含有与由陈H.柳(Chan H.Yoo)、中野英一(Eiichi Nakano)及欧文R.费伊(Owen R.Fay)同时申请的题为“包含热电路的半导体组合件及其制造方法(SEMICONDUCTOR ASSEMBLIES INCLUDING THERMAL CIRCUITS AND METHODS OFMANUFACTURING THE SAME)”的美国专利申请案相关的标的，所述美国专利申请案经让渡给美光科技公司(Micron Technology,Inc.)，通过代理档案号010829-9397.US00识别，且其全文以引用方式并入本文中。

技术领域

本发明涉及封装半导体组合件，例如存储器及处理器，且若干实施例涉及包含垂直集成电路的半导体组合件。

背景技术

半导体制造的当前趋势是制造具有用于计算机、手机、传呼机、个人数字助理及许多其它产品的更高密度组件的更小且更快装置。所有半导体装置都会产生热，且消散此热需要高性能装置的最佳及可靠操作。此外，随着速度及组件密度提高，热在许多产品中变成限制因素。举例来说，产生从80到100瓦特的高性能装置无法在额定电平下操作或会在消散足够热之后降级。因此，散热是用于制造微特征装置的重要设计因素。

图1A是常规半导体装置组合件100(“组合件100”)的俯视图，且图1B是沿着图1A的线1B-1B截取的图1A中展示的半导体装置组合件100的示意性横截面图。同时参考图1A及1B，组合件100包含经配置用于高性能操作的封装，例如3维图形处理及/或网络处理。如图1A及1B中说明，组合件100包含附接到衬底106(例如印刷电路板(PCB))的逻辑装置102及一组存储器装置104。逻辑装置102包含图形处理单元(GPU)，且存储器装置104大体上包含高带宽存储器(HBM)装置。下文将描述关于HBM装置的细节。

组合件100包含安置于装置与衬底106之间的中介层108(例如硅中介层)。中介层108提供衬底102、逻辑装置102、存储器装置104或其组合之间的电界面路由。组合件100进一步包含安置于存储器装置104与中介层108之间的界面装置110。界面装置大体上包含经配置以促进对应存储器装置与其它装置(例如GPU)界接的硅裸片。

图1C说明常规存储器装置124(例如存储器装置104)的详细示意性横截面图。存储器装置124包含经配置以提供高性能存储器(例如随机存取存储器(RAM))界面的堆叠式封装。存储器装置124包含堆叠在一起的存储器裸片144及存储控制器142。裸片中的一或多者包含用于电耦合两个或两个以上裸片的穿硅通孔(TSV)。存储器装置124还包含包住一或多个裸片的囊封剂。

如图1A及1B中展示，存储器装置104及逻辑装置102彼此水平邻近且水平分离。换句话来说，存储器装置104及逻辑装置102并排布置，使得所述装置不重叠。存储器装置104及逻辑装置102在衬底106之上形成层。因为热通常向上行进，所以逻辑装置102及存储器装置104的水平布置会减少装置之间的热传递，例如从逻辑装置102到存储器装置104。当逻辑装置102是GPU时，其通常产生相对较大量的热能。因而，现存系统通常不会在GPU之上堆叠任何热敏装置，例如存储器装置104。然而，水平布置会大幅增加组合件100的总占用面积。

发明内容