[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：在所述伪栅极结构两侧的鳍部结构内形成源漏开口；在所述基底上和源漏开口内形成介质层以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；在所述开口内形成源漏掺杂层。所述介质层起到限定源漏掺杂层的空间，使得位于相邻鳍部结构内的源漏掺杂层之间不会发生桥接，有利于提高形成的半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的发展，传统的平面式的金属氧化物半导体场效应晶体管(MOSFET)对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的源漏掺杂层。与平面式的MOSFET相比，鳍式场效应晶体管具有更强的短沟道控制能力，具有更强的工作电流。

随着半导体技术的进一步发展，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种环栅(Gate all around，GAA)结构的MOSFET，使得用于作为沟道区的体积增加，进一步的增大了GAA结构MOSFET的工作电流。

然而，现有技术中GAA结构MOSFET的电学性能仍有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底上具有若干鳍部结构和隔离层，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层和沟道层，所述隔离层覆盖所述鳍部结构的侧壁表面，且所述隔离层的顶部表面低于最底层的所述牺牲层的底部表面；伪栅极结构，位于基底上横跨所述鳍部结构且覆盖所述鳍部结构的部分顶部表面和侧壁表面；源漏开口，位于所述伪栅极结构两侧的所述鳍部结构内；介质层，位于所述基底上和源漏开口内、以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；源漏掺杂层，位于所述开口内。

可选的，还包括：位于相邻沟道层之间的凹槽以及位于所述凹槽内的第一侧墙，且所述凹槽位于牺牲层内，所述源漏开口暴露出所述凹槽侧壁。

可选的，还包括：仅位于伪栅极结构两侧侧壁表面的第二侧墙；所述源漏开口位于所述伪栅极结构和第二侧墙两侧的所述鳍部结构内。

可选的，还包括：沿伪栅极结构延伸方向，所述开口的尺寸大于所述鳍部结构的尺寸。

可选的，沿伪栅极结构延伸方向，所述开口的尺寸大于鳍部结构的尺寸的范围为6纳米～30纳米。

相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有若干鳍部结构和隔离层，所述鳍部结构包括若干层沿所述基底表面法线方向交替层叠的牺牲层和沟道层，所述隔离层覆盖所述鳍部结构的侧壁表面，且所述隔离层的顶部表面低于最底层的所述牺牲层的底部表面；在所述基底上形成横跨所述鳍部结构的伪栅极结构，且所述伪栅极结构覆盖所述鳍部结构的部分顶部表面和侧壁表面；在所述伪栅极结构两侧的鳍部结构内形成源漏开口；在所述基底上和源漏开口内形成介质层、以及位于介质层内的若干开口，沿伪栅极结构的延伸方向，所述开口暴露出鳍部结构的顶部表面，且相邻鳍部结构上对应的相邻开口之间具有介质层；在所述开口内形成源漏掺杂层。

可选的，还包括：形成所述源漏开口之后，形成所述介质层之前，去除所述源漏开口侧壁暴露出的部分牺牲层，在相邻沟道层之间形成凹槽；在所述凹槽内形成第一侧墙。