[发明专利]半导体装置

说明书

一种半导体装置，在此公开有助于降低电容及/或电阻的互连以及相应的互连形成技术。示范的互连是设置在绝缘层内。互连具有金属接触物、环绕金属接触物的侧壁的接触隔离层，以及设置于接触隔离层与绝缘层之间的气隙。气隙的气隙密封件具有设置在接触隔离层的顶面上且未设置在绝缘层的顶面上的第一部分，以及设置在接触隔离层与绝缘层之间的第二部分，使得第二部分环绕金属接触物的侧壁的顶部。气隙密封件可包含非晶硅及/或氧化硅。接触隔离层可包含氮化硅。绝缘层可包含氧化硅。

技术领域

本发明实施例涉及一种半导体装置及其制造方法，特别涉及具有气隙密封件的半导体装置及其制造方法。

背景技术

集成电路(integrated circuit，IC)产业已历经了指数式成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(即每芯片面积中内连接的集成电路装置数量)，而降低了几何尺寸(即集成电路部件的尺寸及/或大小及/或这些集成电路部件之间之间距)。一般而言，尺寸缩小仅受到用以光刻地定义出不断降低几何尺寸的集成电路部件的能力的限制。然而，随着实施降低的几何尺寸以达到具有更快运行速度的集成电路(例如通过降低电子信号传递的距离)，电阻电容延迟(resistance-capacitance(RC)delay)已成为一项重要的挑战，从而抵消了一些缩小所达到的优势并进一步限制集成电路的尺寸缩小。电阻电容延迟通常表示由于电阻(R)(即材料对于电流通过的阻碍)和电容(C)(即材料存储电荷的能力)的乘积所导致通过集成电路的电子信号速度延迟。为了降低电阻电容延迟并使缩小尺寸的集成电路效能最佳化，希望能同时降低电阻和电容。集成电路的互连在物理上及/或电性上连接集成电路的集成电路组件及/或集成电路部件，且集成电路的互连在导致电阻电容延迟的方面特别有问题。因此，有改进集成电路的互连及/或制造集成电路互连的方法的需求。

发明内容

在一实施例中，提供半导体装置。半导体装置包含互连，设置在绝缘层内。互连具有金属接触物、环绕金属接触物的侧壁的接触隔离层和环绕金属接触物的侧壁的气隙，且气隙设置在接触隔离层与绝缘层之间。半导体装置也包含气隙密封件，具有第一部分设置在第二部分的上方。第一部分是设置在接触隔离层的顶面的上方且未设置在绝缘层的顶面上，第二部分环绕金属接触物的侧壁的顶部，且第二部分是设置在接触隔离层与绝缘层之间。

在又一实施例中，提供半导体装置。半导体装置包含第一绝缘层，设置在基底的上方，以及装置级接触物，设置在第一绝缘层内。半导体装置也包含介电层，沿着装置级接触物的侧壁设置，以及气隙密封件，设置在第一绝缘层与沿着装置级接触物的侧壁设置的介电层的第一部分之间。半导体装置还包含气隙，设置在第一绝缘层、沿着装置级接触物的侧壁设置的介电层的第二部分和气隙密封件之间。此外，半导体装置包含第二绝缘层，设置在第一绝缘层、装置级接触物、介电层和气隙密封件的上方，以及导孔，设置在装置级接触物上的第二绝缘层内。气隙密封件的材料与介电层的材料、第一绝缘层的材料和第二绝缘层的材料不同。

在另一实施例中，提供半导体装置的制造方法。方法包含在第一绝缘层内形成互连。互连包含金属接触物、沿着金属接触物的侧壁设置的接触隔离层，以及沿着金属接触物的侧壁设置的虚设接触层。虚设接触层是设置在第一绝缘层与接触隔离层之间。方法也包含从互连移除虚设接触层以沿着金属接触物的侧壁形成气隙。气隙是设置在第一绝缘层与接触隔离层之间。方法还包含通过实施沉积工艺以密封气隙，沉积工艺选择性地在接触隔离层上沉积气隙密封材料，且在第一绝缘层上不沉积气隙密封材料。

附图说明

通过以下的详述配合说明书附图可更加理解本发明实施例的内容。需注意的是，根据产业上的标准做法，各种部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意增加或减少。

图1是根据本发明实施例的各种样态，制造集成电路装置的互连的方法的流程图。