[发明专利]半导体元件

说明书

本发明公开一种半导体元件。半导体元件包括基板，有硅层在顶部。元件结构设置在所述基板上。介电层设置在基板上，且覆盖过元件结构。所述介电层有第一空气间隙在所述元件结构上方，所述第一空气间隙是由构成所述介电层的一部分的介电质壁所围绕，并且所述介电质壁是设置在所述元件结构上。所述介电层有第二空气间隙，暴露所述元件结构的顶部且相邻所述介电质壁。

技术领域

本发明涉及一种半导体制造技术，且特别是涉及半导体元件的结构及其制造方法。

背景技术

集成电路一般都会涉及大量的元件，例如晶体管元件以及其间连接的线路结构。集成电路例如包含用于控制或是操作的电路，或是用于存储数据的存储元件。因应提升集成电路的功能且缩小集成电路的尺寸。大量的各种元件以及其内联机结构需要更密集的制造。

基于半导体制造的技术，晶体管元件以及内联机结构要使用内层介电层来制造。当密集度增加时，线路之间的距离会缩小。寄生电容的效应就更为明显。如一般所知，寄生电容的增加会加大电阻电容(resistance-capacitance,RC)效应，而降低操作速率。

在维持内联机结构的条件下，要降低寄生电容的方式可以调整介电材料的使用，例如使用介电常数较低的材料可以降低寄生电容。

就一般所知，空气的介电常数接近于1，其几乎是具有最低介电常数的材料。如此，在制造半导体元件时，实体的介电层结构的一部分可以用空气间隙来取代，以降低整体平均的介电常数。

空气间隙是非实体的空间，在制造上是需要改变介电层结构的设计，来形成空气间隙在介电层结构中。如何增加空气间隙的含量也是设计研发所需要考虑。空气间隙的空间愈大，就能减少更多的寄生电容。

发明内容

本发明提出半导体元件及其制造方法，至少可以增加在内层介电层中的空气间隙。

在一实施例，本发明提出一种半导体元件包括基板，有硅层在顶部。元件结构设置在所述基板上。介电层设置在基板上，且覆盖过元件结构。所述介电层有第一空气间隙在所述元件结构上方，所述第一空气间隙是由构成所述介电层的一部分的介电质壁所围绕，并且所述介电质壁是设置在所述元件结构上。所述介电层有第二空气间隙，暴露所述元件结构的顶部且相邻所述介电质壁。

在一实施例，所述半导体元件还包括第一插塞，设置在所述介电层中位于所述元件结构的第一侧，以接触到所述硅层。第二插塞设置在所述介电层中位于所述元件结构的第二侧，以接触到所述硅层。内联机结构层设置在所述介电层中，与所述第一插塞与第二插塞连接。

在一实施例，如所述半导体元件中，所述介电层包括第一内层介电层，设置在所述基板上且围绕所述元件结构，提供所述介电质壁的第一部分，而该第一部分的底部构成第一空气间隙的底部的一部分，且所述介电质壁的所述底部的外侧是被所述第二空气间隙暴露。第二内层介电层设置在所述第一内层介电层上，提供所述介电质壁的第二部分，围绕所述第一空气间隙的上部。第三内层介电层设置在所述第二内层介电层上，从所述第一空气间隙的顶端封闭所述第一空气间隙。

在一实施例，如所述半导体元件中，其还包括第一插塞与第二插塞，在所述第一内层介电层中，且接触到所述硅层。

在一实施例，如所述半导体元件中，其还包括内联机结构层在第二内层介电层中，连接到所述第一插塞与所述第二插塞。

在一实施例，如所述半导体元件中，所述第一空气间隙的所述上部沿伸进入到所述第三内层介电层。

在一实施例，如所述半导体元件中，所述第一内层介电层包括第一衬层以及在所述第一衬层上的氧化层。所述第二内层介电层包括:第二衬层在所述第一内层介电层上；第一低介电常数介电层，在所述第二衬层上；以及第三衬层在所述第一低介电常数介电层上。